Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung
Dr. Jan G. Wieners // jan.wieners@uni-koe...
Überblick: Rechner-/Computerentwicklung
 Moore
 Leibniz
 Babbage
 Turing
 Exkurs: Turingtest
 Weizenbaum
 von Neuma...
 Von Neumann Architektur
 Cache / Caching
 Strukturierte Computerorganisation (Tanenbaum)
 (Logik)Gatter
 Transistore...
Die Von-Neuman-Architektur
Universalrechner
Universalrechner?
………
………
………
………
………
………
Von-Neumann-Architektur
Zentrale Recheneinheit
(CPU = Central Processing Unit)
Steuerwerk
Rechenwerk
(ALU)
Von-Neumann-Architektur
Zentrale Recheneinheit
(CPU = Central Processing Unit)
Steuerwerk
Rechenwerk
(ALU)
Interne Datenwege
(Bus-System)
Funktion...
Zentrale Recheneinheit
(CPU = Central Processing Unit)
Steuerwerk
Rechenwerk
(ALU)
Interne Datenwege
(Bus-System)
Speicher...
Zentrale Recheneinheit
(CPU = Central Processing Unit)
Steuerwerk
Rechenwerk
(ALU)
Interne Datenwege
(Bus-System)
Speicher...
Befehlsverarbeitung  Von-Neumann-Zyklus in
fünf Teilschritten:
 FETCH
 DECODE
 FETCH OPERANDS
 EXECUTE
 UPDATE PROGR...
FETCH: Laden des nächsten zu bearbeitenden Befehls in
das Befehlsregister (bildet gemeinsam mit Steuerwerk und
Rechenwerk ...
FETCH: Laden des nächsten zu bearbeitenden Befehls in
das Befehlsregister (bildet gemeinsam mit Steuerwerk und
Rechenwerk ...
FETCH: Laden des nächsten zu bearbeitenden Befehls in
das Befehlsregister (bildet gemeinsam mit Steuerwerk und
Rechenwerk ...
FETCH: Laden des nächsten zu bearbeitenden Befehls in
das Befehlsregister (bildet gemeinsam mit Steuerwerk und
Rechenwerk ...
FETCH: Laden des nächsten zu bearbeitenden Befehls in
das Befehlsregister (bildet gemeinsam mit Steuerwerk und
Rechenwerk ...
+ –
Paradigmawechsel:
Übergang vom starren
Programmablauf zur flexiblen
Programmsteuerung bzw. von
der Rechenmaschine zur
...
Caching
Cache-Hit: Datum / Instruktion befindet sich im Cache.
Cache-Miss: Datum / Instruktion befindet sich nicht im Cache.
 Worst Case: Laden von Daten aus dem deutlich langsameren H...
L1 L2 L3 Ln
Cache / Caching als allgemeines Prinzip
 Von Neumann Architektur
 Cache / Caching
 Strukturierte Computerorganisation (Tanenbaum)
 (Logik)Gatter
 Transistore...
Strukturierte
Computerorganisation
Strukturierte Computerorganisation
Problemorientierte Sprache
Assemblersprache
Betriebssystemmaschine
Befehlssatzarchitekt...
Strukturierte Computerorganisation
Problemorientierte Sprache
Assemblersprache
Betriebssystemmaschine
Befehlssatzarchitekt...
Strukturierte Computerorganisation
Problemorientierte Sprache
Assemblersprache
Betriebssystemmaschine
Befehlssatzarchitekt...
Quelle: http://de.wikibooks.org/wiki/Assembler-Programmierung_f%C3%BCr_x86-Prozessoren/_Das_erste_Assemblerprogramm
Ebene 3: Betriebssystemmaschine
 Grundlegende Trennung zw.
Ebenen 0-3 und 4-5:
„Die untersten drei Ebenen sind
kein Tumme...
Digitale Logik & Co.
Quelle: http://halvar.at/krimskrams2/stk200_programmer_2.jpg
Integrationsgrad: absolute Anzahl von Transistoren
in einem Integrierten Schaltkreis
Größenordnungen:
 SSI – Small Scale ...
Vereinfacht: Blackbox mit n Eingängen und einem
Ausgang
Eingänge / Ausgang: Spannungszustände, i.e. 0
Volt für 0 und 5 Vol...
Schaltalgebra
Beschreibung von Schaltungen, die sich
durch Kombination von Gattern aufbauen
lassen über Boolesche Algebra:
 George Bool...
Für zwei Eingänge (A, B): 2²=4 Tabellenzeilen
Bitte beachten: 0 und 1 sind in diesem Kontext Wahrheitswerte (0 ist FALSE, ...
Für drei Eingänge (A, B, C): 2³=8 Tabellenzeilen
Wahrheitstabelle
A B C Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Verschiedene Gattertypen, d.h. Arten,
Eingangssignale miteinander zu verknüpfen:
 UND (AND)
 ODER (OR)
 NICHT (NOT)
 N...
Symbol (nach US ANSI 91-1984)
Funktion Wahrheitstabelle
Y = A ⋀ B
Gattertypen: UND / AND –Gatter  Konjunktion
A B Y
0 0 0...
Symbol (nach IEC 60617-12)
IEC: International Electrotechnical Commission
Funktion Wahrheitstabelle
Y = A ⋀ B
Gattertypen:...
Symbol
Funktion Wahrheitstabelle
Y = A ⋁ B
Gattertypen: ODER / OR –Gatter  Disjunktion
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Symbol
Funktion Wahrheitstabelle
Y = ¬A
oder
Y = A
Gattertypen: NICHT / NOT –Gatter  Negation
A Y
0 1
1 0
Bestimmen Sie die Wahrheitstabelle für das
folgende Gatter:
Übung 1
A B A ⋀ B Y=A ⋀ B
0 0 0
0 1 0
1 0 0
1 1 1
Bestimmen Sie die Wahrheitstabelle für das
folgende Gatter:
Übung 1
A B A ⋀ B Y=A ⋀ B
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0
Symbol
Funktion Wahrheitstabelle
Y = A ⋀ B
oder
Y = ¬(A ⋀ B)
Gattertypen: NICHT UND / NAND Gatter
A B Y
0 0 1
0 1 1
1 0 1
...
Symbol
Funktion Wahrheitstabelle
Y = A ⋁ B
oder
Y = ¬(A ⋁ B)
Gattertypen: NICHT ODER / NOR Gatter
A B Y
0 0 1
0 1 0
1 0 0
...
Bildnachweis:
macgyver multitool joke, paper spin, Dave O, http://commons.wikimedia.org/wiki/File:Macgyver_multitool_joke....
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgenden Funktionsgleichungen:
 Y = (A ⋁ B) ⋀ ¬A
 Y = (A ⋀ B)...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A
Übung 2: Schritt 1...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A
Übung 2: Schritt 2...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A
Übung 2: Schritt 3...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
Y = (A ⋁ B) ⋀ ¬A
Übung 2: Schritt 4...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
Y = (A ⋀ B) ⋀ ¬ (B ⋁ A)
Übung 2
A B...
Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende
Funktionsgleichung:
Y = (A ⋀ B) ⋁ (A ⋀ C)
Übung 2
A B C...
Bestimmen Sie die vollständigen Wahrheitstabellen
für die folgende Funktionsgleichung:
C = A ⋀ B
Y = C ⋀ C (Eingänge des G...
Bestimmen Sie die Wahrheitstabelle für die
folgende Schaltung:
Übung 3
A B C Y
Bestimmen Sie die Wahrheitstabelle für die
folgende Schaltung:
Übung 3
A B C Y
0 0 1 0
0 1 1 0
1 0 1 0
1 1 0 1
/
 http://www.reactiongifs.com
Bildnachweise
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra
Nächste SlideShare
Wird geladen in …5
×

Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra

853 Aufrufe

Veröffentlicht am

Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra

Veröffentlicht in: Bildung
0 Kommentare
0 Gefällt mir
Statistik
Notizen
  • Als Erste(r) kommentieren

  • Gehören Sie zu den Ersten, denen das gefällt!

Keine Downloads
Aufrufe
Aufrufe insgesamt
853
Auf SlideShare
0
Aus Einbettungen
0
Anzahl an Einbettungen
432
Aktionen
Geteilt
0
Downloads
0
Kommentare
0
Gefällt mir
0
Einbettungen 0
Keine Einbettungen

Keine Notizen für die Folie
  • Struktur des Rechners ist unabhängig von dem zu lösenden Problem, d.h. keine starre Programmierung des Rechners über hardwareseitige Repräsentation (z.B. Kabelverbindungen bei ENIAC) des Programmes.
  • Anforderung: Entwurf eines allgemeinen Automaten

     Automat, der wahlfreien Zugang (random access) auf alle Speicherplätze erlaubt

    Formuliert von Alan M. Turing in „On computable numbers, with an application to the Entscheidungsproblem“ (1937)
  • Vorteile
    Bedeutende Idee: Zunächst Laden des Programmes und der Daten in ein und denselben Speicher, danach Ausführung.
    Vor von Neumanns Ansatz war das Programm hardwareseitig verschaltet / repräsentiert oder wurde über Lochstreifenkarten schrittweise eingelesen und sofort (sequentiell) verarbeitet.
    Nun möglich:
    Sprünge auf vorhergehende und spätere Programmsequenzen
    Modifikation des Programmcodes während des Programmablaufes

    Da Daten und Befehle im Speicher gehalten werden, wird die Verbindung und Datenübertragung zwischen CPU und Speicher über den Systembus zum Von-Neumann-Flaschenhals

  • Central Processing Unit
    Verarbeitung von Daten, die sich in Form von Bitfolgen / Bytes im RAM (Random Access Memory) befinden

    CPU-Bestandteile:
    Register: Hilfsspeicherzellen, mit ALU verknüpft
    Breite: z.B. 32 oder 64 Bit
    ALU: Erwartet Daten / Argumente in Registern, legt Ergebnisse in Registern ab
  • Schneller (aus Kostengründen kleiner) Pufferspeicher, in dem Kopien des RAM (in Auszügen) vorgehalten werden, die möglicherweise als nächstes von der CPU benötigt werden.
    Intention / Ziele:
    Verringerung der Zugriffszeit bzw. Verringerung der Anzahl der Zugriffe auf den zu cachenden Speicher  Von-Neumann Flaschenhals

    Vorteil:
    Durch Umgehung des Von-Neumann Flaschenhalses: Steigerung der Ausführungs- und Verarbeitungsgeschwindigkeit von Programmen
    Nachteil:
    Schwer vorhersehbar, welche Teile des Hauptspeichers von der CPU im nächsten Schritt benötigt werden  Cache-Misses
    Teuer
  • Grundidee des Caches: Häufig gebrauchte Speicherworte / Daten sollten im Cache stehen, um das Problem des von-Neumann-Flaschenhalses zu mindern.

    Funktionsprinzip des Cache:
    Die CPU fordert ein gesuchtes Datum oder eine gesuchte Instruktion im Cache an.
    Bei einem Cache-Hit befindet sich das Datum/Instruktion im Cache.
    Bei einem Cache-Miss (die gewünschte Information befindet sich nicht im Cache) wird ein bestimmter Bereich, der das gesuchte Datum bzw. die gesuchte Instruktion enthält, aus dem Hauptspeicher in den Cache geladen (in der Hoffnung, dass folgende Zugriffe sich auf diesen aktualisierten Bereich beziehen!).
  • Cache-Hierarchie

    Cache-Speicher ist sehr schnell, aber auch sehr teuer, darum Verwendung mehrerer Caches in einer Cache-Hierarchie:
    Durchnummerierung vom Cache mit der niedrigsten Zugriffszeit (L1) bis zum langsamsten Cache (Ln), z.B. L1 Cache, L2 Cache, etc.

    Arbeitsweise:
    Zunächst wird der schnellste Cache durchsucht; enthält der L1 Cache die benötigten Daten nicht, wird der nächste (zumeist langsamere und größere) Cache durchsucht.
  • Cache Speicher ist keine Idee, die allein der CPU vorbehalten ist  allgemeines Prinzip

    Beispiele im Alltag:
    Buffering: Video-Dateien aus dem Web (z.B. bei youtube) werden gepuffert und anschließend wiedergegeben, um die – im Vergleich zur Festplatte - niedrige Übertragungsrate des Internets auszugleichen  Stichw. „Von-Neumann-Flaschenhals“

     Cache kann überall da sinnvoll eingesetzt werden, wo Speichermedien unterschiedlicher Geschwindigkeit miteinander kommunizieren.
    Auch wenn sich in den kommenden Jahren die aktuelle Technik völlig verändert, wird es immer Speicher geben, der schneller ist als anderer.

  • Faktum I: Die Zugriffszeit vergrößert sich, je weiter wir nach unten gehen.
    Faktum II: Die Speicherkapazität vergrößert sich, je weiter wir nach unten gehen.
    Faktum III: Die Anzahl der „Bits pro Dollar“ vergrößert sich, je weiter wir nach unten gehen, i.e.: Die Preise für die Speichermedien sinken, je weiter wir uns nach unten bewegen.
  •  Musikwissenschaft: „Physical Computing“ (Gernemann-Paulsen)
  • Umsetzung z.B. über Transistoren  Elektronisches Bauelement zum Schalten (im Nanosekundenbereich) und Verstärken elektrischer Signale (i.e. 0V / 5V)


    Bipolartechnik
    TTL (Transistor-Transistor-Logic)
    ECL (Emitter-Coupled Logic)
    MOS (Metal Oxide Semiconductor)

    Als Technologie für Computerschaltkreise: MOS:
    Contra: MOS schaltet langsamer als TTL und ECL
    PRO: MOS-Gatter erfordern weniger Strom und nehmen weniger Platz auf dem Chip ein
  • Integrierte Schaltkreise (Integrated Circuits, IC)
    Moore‘s Law?
  • Integrierte Schaltkreise (Integrated Circuits, IC)
    Moore‘s Law?
  • Beschreibung von Schaltungen, die sich durch Kombination von Gattern aufbauen lassen über Boolesche Algebra:
    George Boole (1815-1864)
    Variablen und Funktionen können nur die Werte 0 (wahr, TRUE) und 1 (falsch, FALSE) annehmen bzw. zurückgeben.
    Z.B. Datentyp bool in C++
    Vollständige Beschreibung der Booleschen Fkt. über Tabelle mit 2n Zeilen, wobei n gleich Anzahl der Eingangsvariablen / -werte  Wahrheitstabelle
    Schaltalgebra kennt zwei Konstanten: 0 (Schalter geschlossen / Leitung unterbrochen) und 1(Schalter offen / Leitung durchgeschaltet)
  • NAND Gatter:
    Grund-baustein, da sich mit NAND alle logischen Verknüpfungen und komplexen Schaltungen wie Addierer und Flipflop bauen lassen
  • Basisinformationstechnologie I WiSem 2015 / 2016 | 06_Rechnertechnologie II: Von Neumann Architektur und Schaltalgebra

    1. 1. Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Dr. Jan G. Wieners // jan.wieners@uni-koeln.de Basisinformationstechnologie I Wintersemester 2015/16 16. November 2015 – Rechnertechnologie II: Schaltalgebra
    2. 2. Überblick: Rechner-/Computerentwicklung  Moore  Leibniz  Babbage  Turing  Exkurs: Turingtest  Weizenbaum  von Neumann  Exkurs: Spieltheorie  (Die von Neumann Rechnerarchitektur)  (Konzept: Universalrechner)  (Cache als Hardwareelement)  (Caching als Grundmechanismus) Zeitgemäße Rechnerhardware  (Motherboard, etc.) …previously…
    3. 3.  Von Neumann Architektur  Cache / Caching  Strukturierte Computerorganisation (Tanenbaum)  (Logik)Gatter  Transistoren  Integrierte Schaltkreise  Integrationsgrad  Gattertypen  Boolesche- / Schaltalgebra  Rechenschaltung: Halb- und Volladdierer Themenüberblick „Rechnertechnologie II“
    4. 4. Die Von-Neuman-Architektur
    5. 5. Universalrechner Universalrechner?
    6. 6. ……… ……… ……… ……… ……… ……… Von-Neumann-Architektur
    7. 7. Zentrale Recheneinheit (CPU = Central Processing Unit) Steuerwerk Rechenwerk (ALU) Von-Neumann-Architektur
    8. 8. Zentrale Recheneinheit (CPU = Central Processing Unit) Steuerwerk Rechenwerk (ALU) Interne Datenwege (Bus-System) Funktionsweise & Eigenschaften  Zahlen werden im Rechner binär dargestellt  Universalrechner  Programme und Daten werden in einem gemeinsamen Speicher abgelegt  Befehle geben nur die Speicheradresse an, wo die Daten abgelegt sind, nicht die Daten selbst Von-Neumann-Architektur
    9. 9. Zentrale Recheneinheit (CPU = Central Processing Unit) Steuerwerk Rechenwerk (ALU) Interne Datenwege (Bus-System) Speicherwerk Von-Neumann-Architektur Funktionsweise & Eigenschaften  Zahlen werden im Rechner binär dargestellt  Universalrechner  Programme und Daten werden in einem gemeinsamen Speicher abgelegt  Befehle geben nur die Speicheradresse an, wo die Daten abgelegt sind, nicht die Daten selbst
    10. 10. Zentrale Recheneinheit (CPU = Central Processing Unit) Steuerwerk Rechenwerk (ALU) Interne Datenwege (Bus-System) Speicherwerk Ein- /Ausgabewerk Von-Neumann-Architektur Funktionsweise & Eigenschaften  Zahlen werden im Rechner binär dargestellt  Universalrechner  Programme und Daten werden in einem gemeinsamen Speicher abgelegt  Befehle geben nur die Speicheradresse an, wo die Daten abgelegt sind, nicht die Daten selbst
    11. 11. Befehlsverarbeitung  Von-Neumann-Zyklus in fünf Teilschritten:  FETCH  DECODE  FETCH OPERANDS  EXECUTE  UPDATE PROGRAM COUNTER (UPC) Von-Neumann-Architektur
    12. 12. FETCH: Laden des nächsten zu bearbeitenden Befehls in das Befehlsregister (bildet gemeinsam mit Steuerwerk und Rechenwerk die CPU).
    13. 13. FETCH: Laden des nächsten zu bearbeitenden Befehls in das Befehlsregister (bildet gemeinsam mit Steuerwerk und Rechenwerk die CPU). DECODE: Befehl wird durch Steuerwerk in Schaltinstruktionen für das Rechenwerk übersetzt.
    14. 14. FETCH: Laden des nächsten zu bearbeitenden Befehls in das Befehlsregister (bildet gemeinsam mit Steuerwerk und Rechenwerk die CPU). DECODE: Befehl wird durch Steuerwerk in Schaltinstruktionen für das Rechenwerk übersetzt. FETCH OPERANDS: Operanden holen, die durch den Befehl verändert werden sollen
    15. 15. FETCH: Laden des nächsten zu bearbeitenden Befehls in das Befehlsregister (bildet gemeinsam mit Steuerwerk und Rechenwerk die CPU). DECODE: Befehl wird durch Steuerwerk in Schaltinstruktionen für das Rechenwerk übersetzt. FETCH OPERANDS: Operanden holen, die durch den Befehl verändert werden sollen. EXECUTE: Rechenwerk führt die Operation aus
    16. 16. FETCH: Laden des nächsten zu bearbeitenden Befehls in das Befehlsregister (bildet gemeinsam mit Steuerwerk und Rechenwerk die CPU). DECODE: Befehl wird durch Steuerwerk in Schaltinstruktionen für das Rechenwerk übersetzt. FETCH OPERANDS: Operanden holen, die durch den Befehl verändert werden sollen. EXECUTE: Rechenwerk führt die Operation aus UPC: Erhöhung des Befehlszählers, damit der Rechner weiß, an welcher Stelle des Programms er sich gerade befindet. Geschieht parallel zu DECODE und FETCH OPERANDS
    17. 17. + – Paradigmawechsel: Übergang vom starren Programmablauf zur flexiblen Programmsteuerung bzw. von der Rechenmaschine zur Datenverarbeitungsmaschine Von-Neumann-Flaschenhals
    18. 18. Caching
    19. 19. Cache-Hit: Datum / Instruktion befindet sich im Cache.
    20. 20. Cache-Miss: Datum / Instruktion befindet sich nicht im Cache.  Worst Case: Laden von Daten aus dem deutlich langsameren Hauptspeicher.
    21. 21. L1 L2 L3 Ln
    22. 22. Cache / Caching als allgemeines Prinzip
    23. 23.  Von Neumann Architektur  Cache / Caching  Strukturierte Computerorganisation (Tanenbaum)  (Logik)Gatter  Transistoren  Integrierte Schaltkreise  Integrationsgrad  Gattertypen  Boolesche- / Schaltalgebra  Rechenschaltung: Halb- und Volladdierer Themenüberblick „Rechnertechnologie II“
    24. 24. Strukturierte Computerorganisation
    25. 25. Strukturierte Computerorganisation Problemorientierte Sprache Assemblersprache Betriebssystemmaschine Befehlssatzarchitektur (ISA) Mikroarchitektur Digitale Logik Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0
    26. 26. Strukturierte Computerorganisation Problemorientierte Sprache Assemblersprache Betriebssystemmaschine Befehlssatzarchitektur (ISA) Mikroarchitektur Digitale Logik Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0
    27. 27. Strukturierte Computerorganisation Problemorientierte Sprache Assemblersprache Betriebssystemmaschine Befehlssatzarchitektur (ISA) Mikroarchitektur Digitale Logik Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0
    28. 28. Quelle: http://de.wikibooks.org/wiki/Assembler-Programmierung_f%C3%BCr_x86-Prozessoren/_Das_erste_Assemblerprogramm
    29. 29. Ebene 3: Betriebssystemmaschine  Grundlegende Trennung zw. Ebenen 0-3 und 4-5: „Die untersten drei Ebenen sind kein Tummelplatz für den Durchschnittsprogrammierer, sondern dienen hauptsächlich dazu, die Interpreter und Übersetzer auszuführen, die zur Unterstützung der höheren Ebenen benötigt werden.“ (Tanenbaum, 2006: S. 23) Strukt. Computerorganisation Problemorientierte Sprache Assemblersprache Betriebssystemmaschine Befehlssatzarchitektur (ISA) Mikroarchitektur Digitale Logik Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0
    30. 30. Digitale Logik & Co.
    31. 31. Quelle: http://halvar.at/krimskrams2/stk200_programmer_2.jpg
    32. 32. Integrationsgrad: absolute Anzahl von Transistoren in einem Integrierten Schaltkreis Größenordnungen:  SSI – Small Scale Integration: 1 bis 10 Gatter  MSI – Medium Scale Integration: 10 bis 100 Gatter  LSI – Large Scale Integration: 100 bis 100.000 G.  VLSI – Very Large Scale Integration: > 100.000 G. (vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 167.)
    33. 33. Vereinfacht: Blackbox mit n Eingängen und einem Ausgang Eingänge / Ausgang: Spannungszustände, i.e. 0 Volt für 0 und 5 Volt für 1 (Logik)Gatter & A B Y
    34. 34. Schaltalgebra
    35. 35. Beschreibung von Schaltungen, die sich durch Kombination von Gattern aufbauen lassen über Boolesche Algebra:  George Boole (1815-1864)  Variablen und Funktionen können nur die Werte 0 (wahr, TRUE) und 1 (falsch, FALSE) annehmen bzw. zurückgeben.  Z.B. Datentyp bool in C++  Vollständige Beschreibung der Booleschen Fkt. über Tabelle mit 2n Zeilen, wobei n gleich Anzahl der Eingangsvariablen / - werte  Wahrheitstabelle  Schaltalgebra kennt zwei Konstanten: 0 (Schalter geschlossen / Leitung unterbrochen) und 1(Schalter offen / Leitung durchgeschaltet) Boolesche Algebra / Schaltalgebra
    36. 36. Für zwei Eingänge (A, B): 2²=4 Tabellenzeilen Bitte beachten: 0 und 1 sind in diesem Kontext Wahrheitswerte (0 ist FALSE, 1 ist TRUE)! Wahrheitstabelle A B Y 0 0 0 1 1 0 1 1
    37. 37. Für drei Eingänge (A, B, C): 2³=8 Tabellenzeilen Wahrheitstabelle A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
    38. 38. Verschiedene Gattertypen, d.h. Arten, Eingangssignale miteinander zu verknüpfen:  UND (AND)  ODER (OR)  NICHT (NOT)  NICHT UND (NAND)  ... Gattertypen / Verknüpfungsarten
    39. 39. Symbol (nach US ANSI 91-1984) Funktion Wahrheitstabelle Y = A ⋀ B Gattertypen: UND / AND –Gatter  Konjunktion A B Y 0 0 0 0 1 0 1 0 0 1 1 1
    40. 40. Symbol (nach IEC 60617-12) IEC: International Electrotechnical Commission Funktion Wahrheitstabelle Y = A ⋀ B Gattertypen: UND / AND –Gatter  Konjunktion A B Y 0 0 0 0 1 0 1 0 0 1 1 1
    41. 41. Symbol Funktion Wahrheitstabelle Y = A ⋁ B Gattertypen: ODER / OR –Gatter  Disjunktion A B Y 0 0 0 0 1 1 1 0 1 1 1 1
    42. 42. Symbol Funktion Wahrheitstabelle Y = ¬A oder Y = A Gattertypen: NICHT / NOT –Gatter  Negation A Y 0 1 1 0
    43. 43. Bestimmen Sie die Wahrheitstabelle für das folgende Gatter: Übung 1 A B A ⋀ B Y=A ⋀ B 0 0 0 0 1 0 1 0 0 1 1 1
    44. 44. Bestimmen Sie die Wahrheitstabelle für das folgende Gatter: Übung 1 A B A ⋀ B Y=A ⋀ B 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0
    45. 45. Symbol Funktion Wahrheitstabelle Y = A ⋀ B oder Y = ¬(A ⋀ B) Gattertypen: NICHT UND / NAND Gatter A B Y 0 0 1 0 1 1 1 0 1 1 1 0
    46. 46. Symbol Funktion Wahrheitstabelle Y = A ⋁ B oder Y = ¬(A ⋁ B) Gattertypen: NICHT ODER / NOR Gatter A B Y 0 0 1 0 1 0 1 0 0 1 1 0
    47. 47. Bildnachweis: macgyver multitool joke, paper spin, Dave O, http://commons.wikimedia.org/wiki/File:Macgyver_multitool_joke.jpg
    48. 48. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgenden Funktionsgleichungen:  Y = (A ⋁ B) ⋀ ¬A  Y = (A ⋀ B) ⋀ ¬ (B ⋁ A)  Y = (A ⋀ B) ⋁ (A ⋀ C)  C = A ⋀ B Y = C ⋀ C (Eingänge des Gatters kurzgeschlossen) Übung 2
    49. 49. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A Übung 2: Schritt 1 A B 0 0 0 1 1 0 1 1
    50. 50. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A Übung 2: Schritt 2 A B A ⋁ B 0 0 0 0 1 1 1 0 1 1 1 1
    51. 51. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A Übung 2: Schritt 3 A B A ⋁ B ¬A 0 0 0 1 0 1 1 1 1 0 1 0 1 1 1 0
    52. 52. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋁ B) ⋀ ¬A Übung 2: Schritt 4 A B A ⋁ B ¬A Y 0 0 0 1 0 0 1 1 1 1 1 0 1 0 0 1 1 1 0 0
    53. 53. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋀ B) ⋀ ¬ (B ⋁ A) Übung 2 A B A ⋀ B B ⋁ A ¬ (B ⋁ A) Y = (A ⋀ B) ⋀ ¬ (B ⋁ A) 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 1 0 0
    54. 54. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: Y = (A ⋀ B) ⋁ (A ⋀ C) Übung 2 A B C A ⋀ B A ⋀ C Y = (A ⋀ B) ⋁ (A ⋀ C) 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1
    55. 55. Bestimmen Sie die vollständigen Wahrheitstabellen für die folgende Funktionsgleichung: C = A ⋀ B Y = C ⋀ C (Eingänge des Gatters kurzgeschlossen) Übung 2 A B C = A ⋀ B Y = C ⋀ C 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1
    56. 56. Bestimmen Sie die Wahrheitstabelle für die folgende Schaltung: Übung 3 A B C Y
    57. 57. Bestimmen Sie die Wahrheitstabelle für die folgende Schaltung: Übung 3 A B C Y 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1
    58. 58. /
    59. 59.  http://www.reactiongifs.com Bildnachweise

    ×