SlideShare ist ein Scribd-Unternehmen logo
Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung
Dr. Jan G. Wieners // jan.wieners@uni-koeln.de
Basisinformationstechnologie I
Wintersemester 2015/16
23. November 2015 – Rechnertechnologie III: De Morgansche Gesetze, Halbaddierer, Flipflops
 Boolesche- / Schaltalgebra
 De Morgan‘sche Gesetze: Umformung von
Termen
 Rechenschaltung: Halb- und Volladdierer
 Eine Schaltung mit Speicherwirkung: Flipflop
Themenüberblick „Rechnertechnologie III“
…weil‘s so schön ist…
Zum gemütlichen Start: Bestimmen Sie bitte die
vollständigen Wahrheitstabellen für die folgenden
beiden Funktionsgleichungen:
 Y = (A ⋁ B)  (B ⋀ A)
 Y = (A ⋁ B) ⋀ (A ⋀ C) ⋀ B
„Konditional“ 
Übungsaufgabe 1
A B A  B
0 0 1
0 1 1
1 0 0
1 1 1
Y = (A ⋁ B)  (B ⋀ A)
Übungsaufgabe 1
A B A ⋁ B B ⋀ A Y
0 0 0 0 1
0 1 1 0 0
1 0 1 0 0
1 1 1 1 1
Y = (A ⋁ B) ⋀ (A ⋀ C) ⋀ B
Übungsaufgabe 1
A B C A ⋁ B A ⋀ C (A ⋁ B) ⋀ (A ⋀ C) = X Y= X ⋀ B
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 1 0 0 0
0 1 1 1 0 0 0
1 0 0 1 0 0 0
1 0 1 1 1 1 0
1 1 0 1 0 0 0
1 1 1 1 1 1 1
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf
und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
A B C D E Z
0 0
0 1
1 0
1 1
C
D
E
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
A B
C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E)
0 0
0 1
1 0
1 1
C
D
E
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
A B
C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E)
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 0
C
D
E
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
A B
C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E)
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 0
C
D
E
Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und
beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
C
D
E
Z = (A ⋀ B) ⋁ (A ⋀ B)
 Exklusives ODER
A B
C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E)
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 0
De Morgan‘sche Gesetze
Augustus De Morgan
(1806 – 1871)
Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B
De Morgan‘sche Gesetze
A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B
0 0
0 1
1 0
1 1
Augustus De Morgan
(1806 – 1871)
Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B
De Morgan‘sche Gesetze
A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B
0 0 0 1 1 1 1
0 1 0 1 1 0 1
1 0 0 1 0 1 1
1 1 1 0 0 0 0
Augustus De Morgan
(1806 – 1871)
Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B
De Morgan‘sche Gesetze
A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B
0 0 0 1 1 1 1
0 1 0 1 1 0 1
1 0 0 1 0 1 1
1 1 1 0 0 0 0
Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B
De Morgan‘sche Gesetze
A B A ⋁ B ¬(A ⋁ B) ¬A ¬B ¬A ⋀ ¬B
0 0
0 1
1 0
1 1
Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B
De Morgan‘sche Gesetze
A B A ⋁ B ¬(A ⋁ B) ¬A ¬B ¬A ⋀ ¬B
0 0 0 1 1 1 1
0 1 1 0 1 0 0
1 0 1 0 0 1 0
1 1 1 0 0 0 0
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER
X = A ⋀ B = A ⋀ B
…und die Praxis….
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER
X = A ⋀ B = A ⋀ B = A ⋁ B
…und die Praxis….
Zur Realisierung der Schaltungen stehen nur
bestimmte Gattertypen (UND, ODER, NOR, NAND)
zur Verfügung.
Beispiel 1: Umformung UND zu ODER
X = A ⋀ B = A ⋀ B = A ⋁ B
Beispiel 2: Umformung ODER zu UND
Y = A ⋁ B = A ⋁ B = A ⋀ B
…und die Praxis….
Beispiel 3: Ein etwas längerer Term
Z = A ⋀ B ⋀ C
…und die Praxis….
Beispiel 3: Ein etwas längerer Term
Z = A ⋀ B ⋀ C
= A ⋀ B ⋀ C
…und die Praxis….
Beispiel 3: Ein etwas längerer Term
Z = A ⋀ B ⋀ C
= A ⋀ B ⋀ C
= A ⋁ B ⋁ C
…und die Praxis….
Beispiel 4: Und noch ein etwas längerer Term
Z = A ⋀ B ⋀ C
…und die Praxis….
Beispiel 4: Und noch ein etwas längerer Term
Z = A ⋀ B ⋀ C
= A ⋀ B ⋀ C
…und die Praxis….
Beispiel 4: Und noch ein etwas längerer Term
Z = A ⋀ B ⋀ C
= A ⋀ B ⋀ C
= A ⋁ B ⋁ C
…und die Praxis….
Realisieren Sie die Schaltung für den Term
A ⋁ B, indem Sie ausschließlich NAND-Gatter
verwenden.
Übungsaufgabe
Realisieren Sie die Schaltung für den Term
A ⋁ B, indem Sie ausschließlich NAND-Gatter
verwenden.
Z = A ⋁ B
= A ⋁ B
= A ⋀ B
Übungsaufgabe
Realisieren Sie die Schaltung für den Term
A ⋁ B, indem Sie ausschließlich NAND-Gatter
verwenden.
Z = A ⋁ B
= A ⋁ B
= A ⋀ B
Übungsaufgabe
A
B
Z
Rechenschaltungen
Ein Halbaddierer kann zwei Binärziffern nach den
folgenden Regeln addieren:
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10
Aufbau / Anforderungen:
 Eingänge: Die eine zu addierende Binärziffer erhält den
Variablennamen A, die andere den Variablennamen B
 Ausgänge: Die Schaltung muss über zwei Ausgänge verfügen
 Einen Ausgang Z für die Wertigkeit 20 und
 Einen Ausgang Ü für den Übertrag, d.h. 21
Rechenschaltungen: Halbaddierer
Bestimmen Sie bitte die Wahrheitstabelle für die im
Folgenden dargestellte Schaltung:
Übung
A B ¬A ¬B C D Z Ü
Aus der Zuordnung der Ziffer 0 mit dem binären
Zustand 0 und der Ziffer 1 mit dem binären Zustand
1 ergibt sich folgende Wahrheitstabelle für den
Halbaddierer:
Rechenschaltungen: Halbaddierer
Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff.
Fall A B Ü Z
1 0 0 0 0
2 0 1 0 1
3 1 0 0 1
4 1 1 1 0
 Der Übertrag Ü ist wahr (und nur dann wahr)
bzw. 1, wenn beide Eingänge Geschaltet sind.
 Ü = A ⋀ B
 Z ist wahr, wenn einer der beiden Eingänge
geschaltet ist, nicht jedoch beide gleichzeitig
geschaltet sind.
 Z = (A ⋀ B) ⋁ (A ⋀ B)
Zur Realisierung von Addierwerken werden
Schaltungen benötigt, die drei Dualziffern addieren
können, d.h. bei der Addition von zwei Binärzahlen
die Überträge berücksichtigen
 Ein Volladdierer ist eine Schaltung, die drei
Dualziffern addieren kann
Der Volladdierer verfügt über drei Eingänge (einen
für jede zu addierende Zahl) und zwei Ausgänge
 Ein Volladdierer lässt sich aus zwei
Halbaddierern und einem ODER-Gatter aufbauen.
Rechenschaltungen: Volladdierer
Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff.
Schaltungen mit
Speicherwirkung
Flipflops = bistabile Kippstufen; verfügen über die
Möglichkeit, einen Zustand (d.h. ein Bit) zu speichern
 Basale Schaltung, die eine Datenmenge von einem
Bit über eine lange Zeit speichern kann
Unterscheidung von Flipflops in
 Taktgesteuerte (Zusätzlich zu den zwei Eingängen wird ein
Taktsignal eingespeist)
 Taktzustandsgesteuerte Flipflops
 Auffang-Flipflops
 Taktflankengesteuerte Flipflops
 …
 Nicht taktgesteuerte Flipflops
 Speicher-Flipflops (Latch-Flipflops)
Schaltungen mit Speicherwirkung: Flipflops
Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 184.
Ein einfaches nicht-taktgesteuertes Flipflop lässt
sich aus zwei NOR-Gattern aufbauen
 wird als NOR-Latch (latch = Klinke, einrasten)
bzw. SR-Latch bezeichnet
Ein SR-Latch verfügt über:
 Zwei Eingänge:
 S zum Setzen
 R zum Zurücksetzen (reset, löschen)
 Zwei Ausgänge:
 Q
 ¬Q
Nicht-taktgesteuerte Flipflops: NOR-Latch
NOR-Latch im Zustand 0
NOR-Latch im Zustand 1
SR-Latch / SR-Speicher-Flipflop – stabile Zustände
NOR-Latch im Zustand Q=0 – so funktioniert‘s
 Grundannahmen (sehr wichtig!):
 Wir nehmen an, dass S und R gleich 0 sind – dieser Zustand wird
als der Normal- oder Ruhezustand bezeichnet
 Wir nehmen an, dass Q gleich 0 ist
 Ablauf:
 Da Q in das obere NOR-Gatter zurückgespeist wird
(Rückgekoppelte Schaltung), liegen beide Eingänge
des Gatters auf 0, der Ausgang ¬Q entsprechend
auf 1.
 Die 1 von ¬Q wird in das untere Gatter
eingespeist,
das dann die Eingangsbelegung 1
und 0 hat.
Daraus ergibt sich Q gleich 0.
  Das NOR-Latch erreicht einen
stabilen Zustand
SR-Latch / SR-Speicher-Flipflop  Annahme Q=0
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte –
Grundlagen. 2006, 5.Auflage. S. 179 ff)
NOR-Latch im Zustand Q=1 – so funktioniert‘s
 Grundannahmen :
 Wir nehmen an, dass S und R gleich 0 sind.
 Wir nehmen an, dass Q gleich 1 ist
 Ablauf:
 Da Q in das obere NOR-Gatter zurückgespeist
wird, liegen die Eingänge des oberen Gatters
auf 0 (von S) und 1 (von Q), der Ausgang ¬Q entsprechend
auf 0.
 Da ¬Q in das untere Gatter
eingespeist wird, liegt an Q der Wert
1 an.
  Das NOR-Latch erreicht einen
stabilen Zustand
SR-Latch / SR-Speicher-Flipflop  Annahme Q=1
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte –
Grundlagen. 2006, 5.Auflage. S. 179 ff)
NOR-Latch im Zustand S=1
Schritt 0: Ruhezustand:
 Ruhezustand: S=R=0, Q=0
SR-Latch / SR-Speicher-Flipflop  Eingang S=1
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
Schritt 1
 Wir setzen S auf 1, während R auf 0 gesetzt ist.
Was geschieht?
SR-Latch / SR-Speicher-Flipflop  Eingang S=1
Schritt 1
 Detailverlauf:
 Wird S auf 1 gesetzt, so wird ¬ Q = 0
(vgl. Wahrheitstabelle für NOR Gatter)
 Die 0 von ¬Q wird eingespeist in das untere NOR Gatter.
Somit verändert sich der Wert Qs von 0 auf 1, denn: ¬(¬Q ⋁
R) =
¬ (0 ⋁ 0) =
¬0 =
1
 Das Ergebnis: Wird S auf 1
gesetzt, wechselt der
Zustand Qs von 0 auf 1.
SR-Latch / SR-Speicher-Flipflop  Eingang S=1
1
NOR-Latch im Zustand S=0
 Schritt 0:
 Wir gehen davon aus, dass zuvor mittels S=1 das Flipflop
gesetzt wurde.
Nun soll S wieder auf 0 gesetzt werden; dabei soll der
Zustand Q=1 erhalten bleiben
SR-Latch / SR-Speicher-Flipflop  Eingang S=0
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen.
2006, 5.Auflage. S. 179 ff)
1
Schritt 1
 Wir setzen S erneut auf 0
Was geschieht?
SR-Latch / SR-Speicher-Flipflop  Eingang S=0
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
Schritt 1
 Detailverlauf:
 Wird S auf 0 gesetzt, so liegt am oberen Gatter 0 (von S)
und 1 (von Q) an. so wird ¬ Q = 0
 Die 0 von ¬Q wird eingespeist in das untere NOR Gatter. Am
unteren Gatter liegen somit an: 0 und 0 (von R).
 Der Wert von Q ändert
sich nicht, bleibt gesetzt.
SR-Latch / SR-Speicher-Flipflop  Eingang S=0
NOR-Latch im Zustand R=1
 Schritt 0:
 Wir gehen davon aus, dass zuvor mittels S=1 das Flipflop
gesetzt wurde. Und anschließend S=0 gesetzt ist – der Wert
von Q folglich eine 1 gespeichert hat.
 Nun soll R auf 1 gesetzt werden, um die Schaltung
zurückzusetzen
SR-Latch / SR-Speicher-Flipflop  Eingang R=1
Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006,
5.Auflage. S. 179 ff)
Schritt 1
 Wir setzen R auf 1
 Was geschieht?
SR-Latch / SR-Speicher-Flipflop  Eingang R=1
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
Schritt 1
 Detailverlauf:
 Wird R auf 1 gesetzt, so liegt am unteren Gatter 0 (von ¬Q)
und 1 (von R) an.
 Q wird somit zu 0
 Am oberen Gatter liegt nun 0 (von S) und 0 (von Q) an.
Somit wird ¬ Q = 1
 Ergo: Indem wir R mit 1
belegen, setzen wir
die Schaltung zurück
(Q=0)
SR-Latch / SR-Speicher-Flipflop  Eingang R=1
Zusammenfassung:
 Wird S kurzzeitig auf 1 gesetzt, so nimmt das
Latch unabhängig von seinem vorherigen Zustand
den Zustand Q=1 an.
 Wird R kurzzeitig auf 1 gesetzt, geht das Latch in
den Zustand Q=0 über.
  Die Schaltung merkt sich,
ob S oder R zuletzt auf 1
gesetzt war.
SR-Latch / SR-Speicher-Flipflop
Mit Flipflops lassen sich Speicher
realisieren – z.B. Register oder
Cache-Speicher.
Hauptspeicher wird zumeist nicht
über Flipflops, sondern über einzelne
Transistoren und Kondensatoren
realisiert.
 Pro: Günstig in der Produktion
 Contra: Kondensatoren müssen
regelmäßig aufgefrischt werden, da sie
ansonsten ihre Ladung verlieren.
Flipflops und die Praxis
/

Weitere ähnliche Inhalte

Was ist angesagt?

Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen IIIBasisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
Institute for Digital Humanities, University of Cologne
 
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen IIBasisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
Institute for Digital Humanities, University of Cologne
 
Übungsaufgaben SS2010
Übungsaufgaben SS2010Übungsaufgaben SS2010
Übungsaufgaben SS2010maikinger
 
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie IIIBIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
Institute for Digital Humanities, University of Cologne
 
01.4 abiturvorbereitung analysis winkelfkt2
01.4 abiturvorbereitung analysis winkelfkt201.4 abiturvorbereitung analysis winkelfkt2
01.4 abiturvorbereitung analysis winkelfkt2
PaulFestl
 
Microbenchmarks - Wer nicht weiß, was er misst misst Mist
Microbenchmarks - Wer nicht weiß, was er misst misst MistMicrobenchmarks - Wer nicht weiß, was er misst misst Mist
Microbenchmarks - Wer nicht weiß, was er misst misst Mist
Java Usergroup Berlin-Brandenburg
 
Do while
Do whileDo while
Do while
Fabian Hitziger
 
Funktionales Programmieren mit Clojure
Funktionales Programmieren mit ClojureFunktionales Programmieren mit Clojure
Funktionales Programmieren mit Clojure
Dr. Christian Betz
 
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie IBIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
Institute for Digital Humanities, University of Cologne
 
EDBT 2009 - Provenance for Nested Subqueries
EDBT 2009 - Provenance for Nested SubqueriesEDBT 2009 - Provenance for Nested Subqueries
EDBT 2009 - Provenance for Nested Subqueries
Boris Glavic
 

Was ist angesagt? (12)

Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen IIIBasisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
Basisinformationstechnologie I WiSem 2015 / 2016 | 03_Grundlagen III
 
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen IIBasisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
Basisinformationstechnologie I WiSem 2015 / 2016 | 02_Grundlagen II
 
Bit WiSe 2013 | Basisinformationstechnologie I - 09: Kurzwiederholung / Klaus...
Bit WiSe 2013 | Basisinformationstechnologie I - 09: Kurzwiederholung / Klaus...Bit WiSe 2013 | Basisinformationstechnologie I - 09: Kurzwiederholung / Klaus...
Bit WiSe 2013 | Basisinformationstechnologie I - 09: Kurzwiederholung / Klaus...
 
Übungsaufgaben SS2010
Übungsaufgaben SS2010Übungsaufgaben SS2010
Übungsaufgaben SS2010
 
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie IIIBIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
BIT I WiSe 2014 | Basisinformationstechnologie I - 06: Rechnertechnologie III
 
Bit WiSe 2013 | Basisinformationstechnologie I - 06: Rechnertechnologie II: D...
Bit WiSe 2013 | Basisinformationstechnologie I - 06: Rechnertechnologie II: D...Bit WiSe 2013 | Basisinformationstechnologie I - 06: Rechnertechnologie II: D...
Bit WiSe 2013 | Basisinformationstechnologie I - 06: Rechnertechnologie II: D...
 
01.4 abiturvorbereitung analysis winkelfkt2
01.4 abiturvorbereitung analysis winkelfkt201.4 abiturvorbereitung analysis winkelfkt2
01.4 abiturvorbereitung analysis winkelfkt2
 
Microbenchmarks - Wer nicht weiß, was er misst misst Mist
Microbenchmarks - Wer nicht weiß, was er misst misst MistMicrobenchmarks - Wer nicht weiß, was er misst misst Mist
Microbenchmarks - Wer nicht weiß, was er misst misst Mist
 
Do while
Do whileDo while
Do while
 
Funktionales Programmieren mit Clojure
Funktionales Programmieren mit ClojureFunktionales Programmieren mit Clojure
Funktionales Programmieren mit Clojure
 
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie IBIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
BIT I WiSe 2014 | Basisinformationstechnologie I - 04: Rechnertechnologie I
 
EDBT 2009 - Provenance for Nested Subqueries
EDBT 2009 - Provenance for Nested SubqueriesEDBT 2009 - Provenance for Nested Subqueries
EDBT 2009 - Provenance for Nested Subqueries
 

Andere mochten auch

Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
 Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
Institute for Digital Humanities, University of Cologne
 
Cantare
CantareCantare
Programas Y Centros De DiseñO
Programas Y Centros De DiseñOProgramas Y Centros De DiseñO
Programas Y Centros De DiseñO
Jorge Montana
 
Agorum Core Installation Netzlaufwerke
Agorum Core Installation NetzlaufwerkeAgorum Core Installation Netzlaufwerke
Agorum Core Installation Netzlaufwerkeguest41eb8bd
 
Deporte Aventura
Deporte AventuraDeporte Aventura
Deporte Aventura
ribanezw9
 
Portfolio diego dg
Portfolio diego dgPortfolio diego dg
Portfolio diego dg
diegodg
 
Maria Esther
Maria EstherMaria Esther
Maria Esther
ecursocig
 
Redes Inalambricas En Ecuador
Redes Inalambricas En EcuadorRedes Inalambricas En Ecuador
Redes Inalambricas En Ecuador
Felipe Maldonado
 
Projektmanagement SaaS, Projekte Software as Service
Projektmanagement SaaS, Projekte Software as ServiceProjektmanagement SaaS, Projekte Software as Service
Projektmanagement SaaS, Projekte Software as Service
GBS PAVONE Groupware GmbH
 
GESTION DE PROCESO
GESTION DE PROCESOGESTION DE PROCESO
GESTION DE PROCESO
guest72668865
 
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
DigiMediaL_musik
 
Taller de Drupal
Taller de DrupalTaller de Drupal
Taller de Drupal
SEAT, S.A.
 
Niemand braucht ein CRM-Tool
Niemand braucht ein CRM-ToolNiemand braucht ein CRM-Tool
Niemand braucht ein CRM-Tool
Ute Muendlein
 
Activi8°
Activi8°Activi8°
Activi8°
arnoldo pinto
 
10 gebote
10 gebote10 gebote
10 gebote
chrissy_f
 
Stress
StressStress
Teatro español de la primera mitad del siglo XX
Teatro español de la primera mitad del siglo XXTeatro español de la primera mitad del siglo XX
Teatro español de la primera mitad del siglo XX
Proyectorosaleda
 

Andere mochten auch (20)

Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
 Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
Basisinformationstechnologie I WiSem 2015 / 2016 | 00_Organisation
 
SHD
SHDSHD
SHD
 
Cantare
CantareCantare
Cantare
 
Programas Y Centros De DiseñO
Programas Y Centros De DiseñOProgramas Y Centros De DiseñO
Programas Y Centros De DiseñO
 
Agorum Core Installation Netzlaufwerke
Agorum Core Installation NetzlaufwerkeAgorum Core Installation Netzlaufwerke
Agorum Core Installation Netzlaufwerke
 
Deporte Aventura
Deporte AventuraDeporte Aventura
Deporte Aventura
 
Portfolio diego dg
Portfolio diego dgPortfolio diego dg
Portfolio diego dg
 
Maria Esther
Maria EstherMaria Esther
Maria Esther
 
Redes Inalambricas En Ecuador
Redes Inalambricas En EcuadorRedes Inalambricas En Ecuador
Redes Inalambricas En Ecuador
 
Projektmanagement SaaS, Projekte Software as Service
Projektmanagement SaaS, Projekte Software as ServiceProjektmanagement SaaS, Projekte Software as Service
Projektmanagement SaaS, Projekte Software as Service
 
GESTION DE PROCESO
GESTION DE PROCESOGESTION DE PROCESO
GESTION DE PROCESO
 
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
Zielsetzungen der Social Media Nutzung für professionelle Musiker & Social Me...
 
Taller de Drupal
Taller de DrupalTaller de Drupal
Taller de Drupal
 
Niemand braucht ein CRM-Tool
Niemand braucht ein CRM-ToolNiemand braucht ein CRM-Tool
Niemand braucht ein CRM-Tool
 
Activi8°
Activi8°Activi8°
Activi8°
 
10 gebote
10 gebote10 gebote
10 gebote
 
Stress
StressStress
Stress
 
Gracias Crecer 08!
Gracias Crecer 08!Gracias Crecer 08!
Gracias Crecer 08!
 
Serenata De Toselli
Serenata De ToselliSerenata De Toselli
Serenata De Toselli
 
Teatro español de la primera mitad del siglo XX
Teatro español de la primera mitad del siglo XXTeatro español de la primera mitad del siglo XX
Teatro español de la primera mitad del siglo XX
 

Mehr von Institute for Digital Humanities, University of Cologne

Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Institute for Digital Humanities, University of Cologne
 
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Institute for Digital Humanities, University of Cologne
 
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Institute for Digital Humanities, University of Cologne
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Institute for Digital Humanities, University of Cologne
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-visionBit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filterBit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationenBit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompressionBit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-webBit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-web
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-iiBit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikationBit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conwayBit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatikBit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmenBit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmen
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturenBit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
Institute for Digital Humanities, University of Cologne
 
Bit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblickBit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblick
Institute for Digital Humanities, University of Cologne
 
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung IIBit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Institute for Digital Humanities, University of Cologne
 
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: EntwurfsmusterBit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
Institute for Digital Humanities, University of Cologne
 
Bit wisem 2015-wieners-sitzung-10_Programmiersprachen
Bit wisem 2015-wieners-sitzung-10_ProgrammiersprachenBit wisem 2015-wieners-sitzung-10_Programmiersprachen
Bit wisem 2015-wieners-sitzung-10_Programmiersprachen
Institute for Digital Humanities, University of Cologne
 

Mehr von Institute for Digital Humanities, University of Cologne (20)

Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 17.04.2019 | ...
 
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
Augmented City –Street Art, Embodiment, Cultural Heritage & AR | 03.04.2019 |...
 
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
Künstliche Intelligenz und visuelle Erzählungen: Comicanalyse | 03.04.2019 | ...
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
 
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
Transformation mittelhochdeutscher Erfahrungswelten – vom Text zum Computerga...
 
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-visionBit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
Bit sosem 2016-wieners-sitzung-12_bild-iv-computer-vision
 
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filterBit sosem 2016-wieners-sitzung-11_bild-iii-filter
Bit sosem 2016-wieners-sitzung-11_bild-iii-filter
 
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationenBit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
Bit sosem 2016-wieners-sitzung-10_bild-ii-punktoperationen
 
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompressionBit sosem 2016-wieners-sitzung-09_bild-i-kompression
Bit sosem 2016-wieners-sitzung-09_bild-i-kompression
 
Bit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-webBit sosem 2016-wieners-sitzung-08_semantic-web
Bit sosem 2016-wieners-sitzung-08_semantic-web
 
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-iiBit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
Bit sosem 2016-wieners-sitzung-07_rechnerkommunikation-ii
 
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikationBit sosem 2016-wieners-sitzung-06_rechnerkommunikation
Bit sosem 2016-wieners-sitzung-06_rechnerkommunikation
 
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conwayBit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
Bit sosem 2016-wieners-sitzung-05_zellulaere-automaten-conway
 
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatikBit sosem 2016-wieners-sitzung-04_theoretische-informatik
Bit sosem 2016-wieners-sitzung-04_theoretische-informatik
 
Bit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmenBit sosem 2016-wieners-sitzung-03_algorithmen
Bit sosem 2016-wieners-sitzung-03_algorithmen
 
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturenBit sosem 2016-wieners-sitzung-02_datenstrukturen
Bit sosem 2016-wieners-sitzung-02_datenstrukturen
 
Bit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblickBit sosem 2016-wieners-sitzung-00_themenueberblick
Bit sosem 2016-wieners-sitzung-00_themenueberblick
 
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung IIBit wisem 2015-wieners-sitzung-13_Zusammenfassung II
Bit wisem 2015-wieners-sitzung-13_Zusammenfassung II
 
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: EntwurfsmusterBit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
Bit wisem 2015-wieners-sitzung-11_Software-Entwicklung II: Entwurfsmuster
 
Bit wisem 2015-wieners-sitzung-10_Programmiersprachen
Bit wisem 2015-wieners-sitzung-10_ProgrammiersprachenBit wisem 2015-wieners-sitzung-10_Programmiersprachen
Bit wisem 2015-wieners-sitzung-10_Programmiersprachen
 

Basisinformationstechnologie I WiSem 2015 / 2016 | 07_Rechnertechnologie III: De Morgansche Gesetze, Halbaddierer, Flipflops

  • 1. Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Dr. Jan G. Wieners // jan.wieners@uni-koeln.de Basisinformationstechnologie I Wintersemester 2015/16 23. November 2015 – Rechnertechnologie III: De Morgansche Gesetze, Halbaddierer, Flipflops
  • 2.  Boolesche- / Schaltalgebra  De Morgan‘sche Gesetze: Umformung von Termen  Rechenschaltung: Halb- und Volladdierer  Eine Schaltung mit Speicherwirkung: Flipflop Themenüberblick „Rechnertechnologie III“
  • 4. Zum gemütlichen Start: Bestimmen Sie bitte die vollständigen Wahrheitstabellen für die folgenden beiden Funktionsgleichungen:  Y = (A ⋁ B)  (B ⋀ A)  Y = (A ⋁ B) ⋀ (A ⋀ C) ⋀ B „Konditional“  Übungsaufgabe 1 A B A  B 0 0 1 0 1 1 1 0 0 1 1 1
  • 5. Y = (A ⋁ B)  (B ⋀ A) Übungsaufgabe 1 A B A ⋁ B B ⋀ A Y 0 0 0 0 1 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1
  • 6. Y = (A ⋁ B) ⋀ (A ⋀ C) ⋀ B Übungsaufgabe 1 A B C A ⋁ B A ⋀ C (A ⋁ B) ⋀ (A ⋀ C) = X Y= X ⋀ B 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 1 1 1 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1
  • 7. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks:
  • 8. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: A B C D E Z 0 0 0 1 1 0 1 1 C D E
  • 9. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: A B C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E) 0 0 0 1 1 0 1 1 C D E
  • 10. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: A B C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E) 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 C D E
  • 11. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: A B C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E) 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 C D E
  • 12. Stellen Sie die zu der logischen Schaltung gehörende Wahrheitstabelle auf und beschreiben Sie die Schaltung mit Hilfe eines logischen Ausdrucks: C D E Z = (A ⋀ B) ⋁ (A ⋀ B)  Exklusives ODER A B C = NICHT(A UND B) D = NICHT (A UND C) E = NICHT (B UND C) Z = NICHT (D UND E) 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0
  • 14. Augustus De Morgan (1806 – 1871) Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B De Morgan‘sche Gesetze A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B 0 0 0 1 1 0 1 1
  • 15. Augustus De Morgan (1806 – 1871) Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B De Morgan‘sche Gesetze A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B 0 0 0 1 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 0 0 0
  • 16. Augustus De Morgan (1806 – 1871) Erstes Gesetz: Z = ¬(A ⋀ B) = ¬A ⋁ ¬B De Morgan‘sche Gesetze A B A ⋀ B ¬(A ⋀ B) ¬A ¬B ¬A ⋁ ¬B 0 0 0 1 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 1 1 1 1 1 0 0 0 0
  • 17. Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B De Morgan‘sche Gesetze A B A ⋁ B ¬(A ⋁ B) ¬A ¬B ¬A ⋀ ¬B 0 0 0 1 1 0 1 1
  • 18. Zweites Gesetz: Z = ¬(A ⋁ B) = ¬A ⋀ ¬B De Morgan‘sche Gesetze A B A ⋁ B ¬(A ⋁ B) ¬A ¬B ¬A ⋀ ¬B 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 0
  • 19. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X = A ⋀ B = A ⋀ B …und die Praxis….
  • 20. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X = A ⋀ B = A ⋀ B = A ⋁ B …und die Praxis….
  • 21. Zur Realisierung der Schaltungen stehen nur bestimmte Gattertypen (UND, ODER, NOR, NAND) zur Verfügung. Beispiel 1: Umformung UND zu ODER X = A ⋀ B = A ⋀ B = A ⋁ B Beispiel 2: Umformung ODER zu UND Y = A ⋁ B = A ⋁ B = A ⋀ B …und die Praxis….
  • 22. Beispiel 3: Ein etwas längerer Term Z = A ⋀ B ⋀ C …und die Praxis….
  • 23. Beispiel 3: Ein etwas längerer Term Z = A ⋀ B ⋀ C = A ⋀ B ⋀ C …und die Praxis….
  • 24. Beispiel 3: Ein etwas längerer Term Z = A ⋀ B ⋀ C = A ⋀ B ⋀ C = A ⋁ B ⋁ C …und die Praxis….
  • 25. Beispiel 4: Und noch ein etwas längerer Term Z = A ⋀ B ⋀ C …und die Praxis….
  • 26. Beispiel 4: Und noch ein etwas längerer Term Z = A ⋀ B ⋀ C = A ⋀ B ⋀ C …und die Praxis….
  • 27. Beispiel 4: Und noch ein etwas längerer Term Z = A ⋀ B ⋀ C = A ⋀ B ⋀ C = A ⋁ B ⋁ C …und die Praxis….
  • 28. Realisieren Sie die Schaltung für den Term A ⋁ B, indem Sie ausschließlich NAND-Gatter verwenden. Übungsaufgabe
  • 29. Realisieren Sie die Schaltung für den Term A ⋁ B, indem Sie ausschließlich NAND-Gatter verwenden. Z = A ⋁ B = A ⋁ B = A ⋀ B Übungsaufgabe
  • 30. Realisieren Sie die Schaltung für den Term A ⋁ B, indem Sie ausschließlich NAND-Gatter verwenden. Z = A ⋁ B = A ⋁ B = A ⋀ B Übungsaufgabe A B Z
  • 32. Ein Halbaddierer kann zwei Binärziffern nach den folgenden Regeln addieren: 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 10 Aufbau / Anforderungen:  Eingänge: Die eine zu addierende Binärziffer erhält den Variablennamen A, die andere den Variablennamen B  Ausgänge: Die Schaltung muss über zwei Ausgänge verfügen  Einen Ausgang Z für die Wertigkeit 20 und  Einen Ausgang Ü für den Übertrag, d.h. 21 Rechenschaltungen: Halbaddierer
  • 33. Bestimmen Sie bitte die Wahrheitstabelle für die im Folgenden dargestellte Schaltung: Übung A B ¬A ¬B C D Z Ü
  • 34. Aus der Zuordnung der Ziffer 0 mit dem binären Zustand 0 und der Ziffer 1 mit dem binären Zustand 1 ergibt sich folgende Wahrheitstabelle für den Halbaddierer: Rechenschaltungen: Halbaddierer Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff. Fall A B Ü Z 1 0 0 0 0 2 0 1 0 1 3 1 0 0 1 4 1 1 1 0  Der Übertrag Ü ist wahr (und nur dann wahr) bzw. 1, wenn beide Eingänge Geschaltet sind.  Ü = A ⋀ B  Z ist wahr, wenn einer der beiden Eingänge geschaltet ist, nicht jedoch beide gleichzeitig geschaltet sind.  Z = (A ⋀ B) ⋁ (A ⋀ B)
  • 35. Zur Realisierung von Addierwerken werden Schaltungen benötigt, die drei Dualziffern addieren können, d.h. bei der Addition von zwei Binärzahlen die Überträge berücksichtigen  Ein Volladdierer ist eine Schaltung, die drei Dualziffern addieren kann Der Volladdierer verfügt über drei Eingänge (einen für jede zu addierende Zahl) und zwei Ausgänge  Ein Volladdierer lässt sich aus zwei Halbaddierern und einem ODER-Gatter aufbauen. Rechenschaltungen: Volladdierer Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 461 ff.
  • 37.
  • 38.
  • 39. Flipflops = bistabile Kippstufen; verfügen über die Möglichkeit, einen Zustand (d.h. ein Bit) zu speichern  Basale Schaltung, die eine Datenmenge von einem Bit über eine lange Zeit speichern kann Unterscheidung von Flipflops in  Taktgesteuerte (Zusätzlich zu den zwei Eingängen wird ein Taktsignal eingespeist)  Taktzustandsgesteuerte Flipflops  Auffang-Flipflops  Taktflankengesteuerte Flipflops  …  Nicht taktgesteuerte Flipflops  Speicher-Flipflops (Latch-Flipflops) Schaltungen mit Speicherwirkung: Flipflops Vgl.: Beuth, Klaus: Digitaltechnik. 9., überarbeitete Auflage. Würzburg, Vogel Verlag. 1992. S. 184.
  • 40. Ein einfaches nicht-taktgesteuertes Flipflop lässt sich aus zwei NOR-Gattern aufbauen  wird als NOR-Latch (latch = Klinke, einrasten) bzw. SR-Latch bezeichnet Ein SR-Latch verfügt über:  Zwei Eingänge:  S zum Setzen  R zum Zurücksetzen (reset, löschen)  Zwei Ausgänge:  Q  ¬Q Nicht-taktgesteuerte Flipflops: NOR-Latch
  • 41. NOR-Latch im Zustand 0 NOR-Latch im Zustand 1 SR-Latch / SR-Speicher-Flipflop – stabile Zustände
  • 42. NOR-Latch im Zustand Q=0 – so funktioniert‘s  Grundannahmen (sehr wichtig!):  Wir nehmen an, dass S und R gleich 0 sind – dieser Zustand wird als der Normal- oder Ruhezustand bezeichnet  Wir nehmen an, dass Q gleich 0 ist  Ablauf:  Da Q in das obere NOR-Gatter zurückgespeist wird (Rückgekoppelte Schaltung), liegen beide Eingänge des Gatters auf 0, der Ausgang ¬Q entsprechend auf 1.  Die 1 von ¬Q wird in das untere Gatter eingespeist, das dann die Eingangsbelegung 1 und 0 hat. Daraus ergibt sich Q gleich 0.   Das NOR-Latch erreicht einen stabilen Zustand SR-Latch / SR-Speicher-Flipflop  Annahme Q=0 Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 43. NOR-Latch im Zustand Q=1 – so funktioniert‘s  Grundannahmen :  Wir nehmen an, dass S und R gleich 0 sind.  Wir nehmen an, dass Q gleich 1 ist  Ablauf:  Da Q in das obere NOR-Gatter zurückgespeist wird, liegen die Eingänge des oberen Gatters auf 0 (von S) und 1 (von Q), der Ausgang ¬Q entsprechend auf 0.  Da ¬Q in das untere Gatter eingespeist wird, liegt an Q der Wert 1 an.   Das NOR-Latch erreicht einen stabilen Zustand SR-Latch / SR-Speicher-Flipflop  Annahme Q=1 Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 44. NOR-Latch im Zustand S=1 Schritt 0: Ruhezustand:  Ruhezustand: S=R=0, Q=0 SR-Latch / SR-Speicher-Flipflop  Eingang S=1 Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 45. Schritt 1  Wir setzen S auf 1, während R auf 0 gesetzt ist. Was geschieht? SR-Latch / SR-Speicher-Flipflop  Eingang S=1
  • 46. Schritt 1  Detailverlauf:  Wird S auf 1 gesetzt, so wird ¬ Q = 0 (vgl. Wahrheitstabelle für NOR Gatter)  Die 0 von ¬Q wird eingespeist in das untere NOR Gatter. Somit verändert sich der Wert Qs von 0 auf 1, denn: ¬(¬Q ⋁ R) = ¬ (0 ⋁ 0) = ¬0 = 1  Das Ergebnis: Wird S auf 1 gesetzt, wechselt der Zustand Qs von 0 auf 1. SR-Latch / SR-Speicher-Flipflop  Eingang S=1 1
  • 47. NOR-Latch im Zustand S=0  Schritt 0:  Wir gehen davon aus, dass zuvor mittels S=1 das Flipflop gesetzt wurde. Nun soll S wieder auf 0 gesetzt werden; dabei soll der Zustand Q=1 erhalten bleiben SR-Latch / SR-Speicher-Flipflop  Eingang S=0 Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff) 1
  • 48. Schritt 1  Wir setzen S erneut auf 0 Was geschieht? SR-Latch / SR-Speicher-Flipflop  Eingang S=0 A B Y 0 0 1 0 1 0 1 0 0 1 1 0
  • 49. Schritt 1  Detailverlauf:  Wird S auf 0 gesetzt, so liegt am oberen Gatter 0 (von S) und 1 (von Q) an. so wird ¬ Q = 0  Die 0 von ¬Q wird eingespeist in das untere NOR Gatter. Am unteren Gatter liegen somit an: 0 und 0 (von R).  Der Wert von Q ändert sich nicht, bleibt gesetzt. SR-Latch / SR-Speicher-Flipflop  Eingang S=0
  • 50. NOR-Latch im Zustand R=1  Schritt 0:  Wir gehen davon aus, dass zuvor mittels S=1 das Flipflop gesetzt wurde. Und anschließend S=0 gesetzt ist – der Wert von Q folglich eine 1 gespeichert hat.  Nun soll R auf 1 gesetzt werden, um die Schaltung zurückzusetzen SR-Latch / SR-Speicher-Flipflop  Eingang R=1 Vgl.: Tanenbaum: Computerarchitektur. Strukturen – Konzepte – Grundlagen. 2006, 5.Auflage. S. 179 ff)
  • 51. Schritt 1  Wir setzen R auf 1  Was geschieht? SR-Latch / SR-Speicher-Flipflop  Eingang R=1 A B Y 0 0 1 0 1 0 1 0 0 1 1 0
  • 52. Schritt 1  Detailverlauf:  Wird R auf 1 gesetzt, so liegt am unteren Gatter 0 (von ¬Q) und 1 (von R) an.  Q wird somit zu 0  Am oberen Gatter liegt nun 0 (von S) und 0 (von Q) an. Somit wird ¬ Q = 1  Ergo: Indem wir R mit 1 belegen, setzen wir die Schaltung zurück (Q=0) SR-Latch / SR-Speicher-Flipflop  Eingang R=1
  • 53. Zusammenfassung:  Wird S kurzzeitig auf 1 gesetzt, so nimmt das Latch unabhängig von seinem vorherigen Zustand den Zustand Q=1 an.  Wird R kurzzeitig auf 1 gesetzt, geht das Latch in den Zustand Q=0 über.   Die Schaltung merkt sich, ob S oder R zuletzt auf 1 gesetzt war. SR-Latch / SR-Speicher-Flipflop
  • 54. Mit Flipflops lassen sich Speicher realisieren – z.B. Register oder Cache-Speicher. Hauptspeicher wird zumeist nicht über Flipflops, sondern über einzelne Transistoren und Kondensatoren realisiert.  Pro: Günstig in der Produktion  Contra: Kondensatoren müssen regelmäßig aufgefrischt werden, da sie ansonsten ihre Ladung verlieren. Flipflops und die Praxis
  • 55. /

Hinweis der Redaktion

  1. Konditional: Falsch und nur dann falsch, wenn der Vordersatz wahr und der Nachsatz falsch ist Bikonditional: Wahr, wenn beide Eingänge dieselben Wahrheitswerte haben
  2. Bikonditional
  3. Mit Digitalschaltungen können Rechenvorgänge durchgeführt werden (z.B. Additionen u. Subtraktionen). Derartige Schaltungen werden als Rechenschaltungen bezeichnet  Rechenschaltungen erzeugen zwischen ihren Eingangsvariablen logische Verknüpfungen, die einem Rechenvorgang entsprechen.
  4. SR-Latch / SR-Speicher-Flipflop