Presentasi Sistem Digital - Flip Flop

1. ASSALAMUALAIKUM
WARRAHMATULLAHI
WABBARAKATUH

3. Pengertian Flip-Flop PENGERTIAN
Flip – flop merupakan rangkaian
multivibrator yang mempunyai dua
keadaan stabil dan berlawanan. Flip
– flop dapat menyimpan data
sementara (latch) dimana bagian
outputnya akan merespon input
dengan cara mengunci atau
mengingat nilai input yang
diberikan.

4. Sejarah Flip-Flop
• Flip-flop elektronik pertama
ditemukan pada tahun 1918
oleh William Eccless dan F. W.
Jordan. Awalnya dinamai Sirkui
Pemicu Eccles-Jordan dan berisi
dua elemen aktif. Seperti versi
sirkuit dan transistornya yang
sering dijumpai pada komputer
walaupun setelah penemuan dari
sirkuit integrasi, melalui flip flop
yang dibuat dari gerbang logika
yang kita kenal sekarang

5. Ciri-ciri Rangkaian Flip-Flop
Outpunya tergantung bukan hanya
pada input yang ada sekarang namun
juga pada input yang telah lalu.
Mempunyai fungsi pengingat
(memory).
Memiliki 2 output.
Memiliki sifat Bistable

6. Fungsi Flip-Flop
Berfungsi sebagai memory.
Menyimpan bilangan binner.
Mesinkronkan atau menghubungkan
rangkaian Aritmatika.

7. Pemicu kerja Flip flop
Set  dimana kondisi keluaran Q=1
Reset  dimana kondisi keluaran Q=0
preset  memberikan reset awal
Clear memberikan set awal
Tetap  dimana kondisi keluaran tetap Q=0
maupun Q=1
Toggle  dimana kondisi keluaran
berkebalikan

8. Jenis Flip Flop
 Flip-Flop SR (Set-Reset)
Flip-Flop JK
Flip-Flop D (Delay)
Flip-Flop T (Toggle)

10. 1. Flip Flop SR
 Flip-flop SR (Set-Reset) merupakan dasar dari flip-flop
jenis lain.
 Flip-flop ini mempunyai 2 masukan: satu disebut
dengan S (SET) dan yang lain disebut R (RESET)
 Flip-flop SR ini merupakan memory yang
melakukan penyimpanan data dengan cara
memberi sinyal pada input Set dan Reset yang
dimiliki
 Flipflop RS dapat dibentuk dari dua gerbang NOR
(Not Or) atau dua gerbang NAND (Not And).

11. Flip Flop SR (Nor & nand)
 Jika merupakan keadaan
output sekarang dan keadaan
output sebelumnya, maka
persamaan output flip-flop SR
yang dibangun dengan
menggunakan gerbang NOR dan
NAND adalah
Rangkaian dari
FF-SR Gerbang
NAND
Simbol dari FF-SR
Gerbang NAND

12. Tinjauan dalam keadaan SET
• Berikut ini adalah tinjauan terhadap flip flop yang
dibangun dengan gerbang NOR. Penyimpanan
data 1 dilakukan dengan cara memberikan sinyal
high (1) pada S dan sinyal low (0) pada R (S=1 dan
R=0). Dengan pemberian sinyal tersebut
menyebabkan output flip-flop bernilai high
• dan komplemennya bernilai low (, dan keadaan
ini dinamakan set yang berarti flip-flop
menyimpan data 1

13. Keadaan set untuk

14. Keadaan set untuk

15. Tinjauan dalam keadaan reset
• Untuk menyimpan data 0 atau menghapus
data 1 yang telah tersimpan pada outputnya,
input S diberi nilai low (0) dan input R diberi
nilai high (1). Pada keadaan stabil, pemberian
nilai S dan R tersebut akan menyebabkan
output flip flop low (0) dan komplemennya
high (1). Keadaan ini dinamakan reset yang
menunjukan isi flip flop adalah 0

16. Keadaan reset untuk

17. Keadaan reset untuk

18. Tinjauan keadaan tetap
• Keadaan lain dari output flip flop adalah jika
input S dan R keduanya diberi nilai low (0).
Pemberian keadaan tersebut pada input input
flip flop akan memberikan keadaan output flip
flop tidak berubah atau tetap

19. Keadaan tetap

20. Keadaan terlarang

21. Tabel kebenaran
INPUT OUTPUT
S R KEADAAN
1 0 0 1 0 Set
1 0 1 1 0 ()
0 1 1 0 1 Reset
0 1 0 0 1 ()
0 0 0 0 1 Tetap
0 0 1 0 0 ()
1 1 0 ? ? Terlarang
1` 1 1 ? ? ()

22. Tabel kebenaran sederhana
INPUT OUTPUT
S R
0 0 tetap
0 1 0
1 0 1
1 1 ?
INPUT OUTPUT
S R
0 0 ?
0 1 1
1 0 0
1 1 tetap

23. Tabel kebenaran untuk penyusunan peta
karnaugh dan persamaan output FF SR
INPUT OUTPUT
S R
(comple
ment)
1 0 0 1 0
1 0 1 1 0
0 1 1 0 1
0 1 0 0 1
0 0 0 0 1
0 0 1 1 0
1 1 0 X X
1 1 1 X X

24. Flip flop SR canggih (detak)
• Selain itu, terdapat flip flop SR jenis yang lebih
rumit, oleh karenanya disebut flip flop SR canggih
(sophichstictated SR flip flop). Kerumitan pada
flip flop ini disebabkan karena adanya tambahan
fungsi seperti input clock untuk singkronisasi atau
pengaktifan, sehingga elemen penyimpanan ini
dinamakan juga clocked set reset flip flop, atau
flip flop SR yang dilengkapi dengan clock. selain
input clock, input flip flop ini dilengkapi juga
dengan input preset dan clear

25. Rangkaian
• terlihat bahwa flip flop
jenis ini memiliki
fasilitas input clock
sebagai input
pengaktifan atau
sinkronisasi. Clock
adalah pulsa atau
denyut listrik periodic
yang berfungsi
mengaktifkan elemen/
rangkaian logika

26. Pulsa clock
Hal yang paling
penting dari informasi
clock ini adalah selain
pulsa pulsa itu
memiliki periode dan
lebar pulsa, juga setia
pulsa memiliki 2 jenis
keadaan pulsa
pengaktifannya yaitu :
• Keadaan pertama
adalah positive-edge-
triggered.
• Keadaan kedua
adalah negative-edge-
triggered

27. Diagram waktu
preset dan
clear diaktifkan
preset dan
clear tidak aktif

29. Flip flop JK
• Flip-flop JK mempunyai masukan J dan K. flip-flop ini
dipicu oleh suatu pinggiran pulsa clock positif atau
negatif.Flip-flop JK merupakan rangkaian dasar untuk
menyusun sebuah pencacah. Flip flop JK dibangun dari
rangkaian dasar flip-flop-SR dengan menambahkan dua
gerbang AND pada masukan R dan S serta dilengkapi
dengan rangkaian diferensiator pembentuk denyut
pulsa clock seperti yang ditunjukkan pada gambar
berikut:
• Pada flip-flop JK ini, masukan J dan K disebut
masukan pengendali karena kedua masukan ini yang
menentukan keadaan yang harus dipilih oleh flip-flop
pada saat pulsa clock tiba

30. Flip flop JK
• J-K flip-flop atau Jump-Kill Flip-flop merupakan
penyempurna flip-flop dasar RS, yang mana.
flip-flop ini mengatasi kelemahan flip-flop RS
yang tidak mengizinkan pemberian masukan
R=S=1, dengan meng-AND-kan masukan dari
luar dengan keluaran seperti yang dilakukan
oleh flip-flop T. Penyempurnaan yang
dilakukan flip flop JK ini yaitu mengganti mode
keluaran (Q) dari mode ambigu menjadi
toggle atau beralih

31. Flip flop JK
• Untuk melihat
pengaruh pemberian
JK pada output flip
flop, perhatikan tabel
JK(1.b) dengan asumsi
clock bernilai high,
preset dan clear
bernilai low
INPUT OUTPUT
J K S KEADAAN
1 0 1 0 0 1 0 Set
1 0 0 0 1 1 0 (
0 1 0 1 1 0 1 Reset
0 1 0 0 0 0 1 (
0 0 0 0 0 0 1 Tetap
0 0 0 0 1 1 0 (
1 1 1 0 0 1 0 Complemen
t
(
1 1 0 1 1 0 1
• Perhatikan bahwa pemberian input j=1 dan k=1
menjadikan output flip flop melakukan
pembalikan terhadap keadaan output
sebelumnya.

32. Peta karnaugh dan persamaan
• Dari tabel JK(1.b) dengan J, K, dan sebagai inputan dan
sebagai output, maka dapat disusun peta karnaugh untuk
menentukan persamaan output flip flop JK sebagai berikut
• Persamaan

33. Diagram waktu

35. Flip flop D
• Flip-flop D dibangun dengan
menggunakan flip flop SR dimana
inputannya adalah D. seperti
ditunjukan gambar D(1.a) .
• Dengan adanya gerbang NOT yang
masuk ke input R, maka setiap input
yang diumpankan ke D akan
memberikan keadaan yang berbeda
pada input S dan R. Dengan demikian
hanya akan terdapat dua keadaan dari S
dan R yakni S=0,R=1 atau S=1,R=0 . Jadi,
output flip flop D juga hanya memiliki 2
keadaan yakni keadaan keadaan set
atau keadaan reset.

36. Tabel kebenaran, peta karnaugh
persamaan
INPUT OUTPUT
D KEADAAN
0 0 0 1 Reset (
0 1 0 1 Reset (
1 0 1 0 Set (
1 1 1 0 Set (

37. Diagram waktu

39. Flip flop T
• Flip flop T mempunyai satu masukan
T(toggle) yang akan menyebabkan
berubahnya keadaan keluaran pada
setiap pulsa masukan. Flip flop T dapat
dbuat dengan mengumpan balikan dan
dari Telah dibahas di muka bahwa flip
flop JK yang kedua inputannya
dihubungkan menjadi satu maka akan
diperoleh flip flop yang memiliki watak
membalik output sebelumnya jika
inputnya high, dan outputnya akan
tetap jika inputnya low. Flip flop yang
berfungsi seerti seperti itu dinamakan
flip flop T

40. Tabel kebenaran , peta karnaugh dan
persamaan
INPUT OUTPUT
T KEADAAN
0 0 0 1 Tetap ()
0 1 1 0 Tetap ()
1 0 1 0 Membalik ()
1 1 0 1 Membalik ()

41. Diagram waktu

42. HATUR NUHUN
WASSALAMUALAIKUM