TEORÍA DEL INGENIERO CORTEZ DE LA UNIVERSIDAD NACIONAL DE INGENIERÍA-FACULTAD DE INGENIERÍA MECÁNICA

1. Transistores

2. Objetivos
• Entender la distribución y movimientos de carga en los
transistores
• Conocer las estructuras, funcionamiento y características
de los diferentes tipos de transistor
• Ser capaz de explicar les diferencias entre el transistor de
unión, el JFET y el MOSFET
• Conocer algunas aplicaciones

3. Transistores
• El transistor de unión
– Polarización
– El amplificador
– Modelos
• El transistor de efecto campo
– El JFET
– El MOSFET
– Circuitos lógicos, memorias, CCDs, TFTs
– Fundamentos físicos de la informática, cap. 10
– L. Montoto, Fundamentos físicos de la informática y las comunicaciones, Thomson, 2005
– A.M. Criado, F. Frutos, Introducción a los fundamentos físicos de la informática, Paraninfo,
1999

5. Transistores

6. El transistor bipolar de unión (BJT)
- I
- -
e-
-
Emisor Colector
Base
Emisor Colector
Base
Base poco dopada
Emisor más dopado que colector

7. Unión no polarizada
p
r
E
n p
r
E
V V0

8. El transistor polarizado (saturación)
IE p
IB IC
r
E
n p
r
E
V V0
similar a dos diodos con polarización directa
IB + IC = IE

9. El transistor polarizado (corte)
p
r
E
n p
V
V0
r
E
IE = IC = IB = 0
similar a dos diodos con polarización inversa

10. Transistor polarizado en forma activa
p
r
E
n p
r
E
(P) Emisor (N) Base (P) Colector
IE
IB
InB
IBB
InC
IpB
IC
C B I  I

11. Transistor polarizado en forma activa
(P) Emisor (N) Base (P) Colector
IE
IB
InB
IBB
InC
IpB
IC
BC inversa puede conducir si BE directa
Los huecos que se difunden de E a B llegan a C
 factor de ganancia
C B I  I

12. (P) Emisor (N) Base (P) Colector
I, huecos que por difusión
pBpasan del emisor a la IE
base.
IB
InB
IBB
InC
IpB
IC
InB, electrones que pasan
de la base al emisor.
IBB, electrones procedentes del
circuito para cubrir las
recombinaciones.
InC, débil corriente de electrones del
colector a la base.
IB = -InC + IBB +InB IC = IpB - IBB + InC IE = IpB + InB

13. Configuraciones del transistor
Hay 4 variables que dependen el tipo de conexión:
Vsalida, Ventrada, Isalida, Ientrada.
E
B
Base común
Variables:
VBE, VCB, IE, IC
C
B
Emisor común
Variables:
VBE, VCE, IB, IC
C B E
E
C
Colector común
Variables:
VCB, VCE, IB, IE

14. RC
Configuración en emisor común
n
I VCC B = 1 mA
VBB
RB
n
C
B p
IC = 99 mA
IE = 100 mA
99 %
100 % E
1 %
I
c
I
   99
E
RC
RB
VCE
IC
IB
C
VBE VV CC BB
E
B

15. Curva característica de entrada
RC
RB
V V BE BB
VCE
IC
VCC
C
E
B
IB
VBE
IB
0,7 V
VBE = VBB - IB RB
VBE  0,7 V

16. Curva característica de salida
VCE (V)
IC
R (mA) IB = 60 μA C
IB = 40 μA
IB = 20 μA
RB
VV BE BB
VCE
IC
VCC
C
E
B
IB
VCE = VCC - IC RC

17. Variables: VBE, VCE, IB, IC
IB VBE  0,7 V para silicio
RB
VCE
+VCC
RC
IC
Vsalida
Ventrada
RC
RB
V VBE VCC BB
VBE = VBB - IB RB
IC = IB
VCE = VCC - IC RC
IC
IB
Emisor común: variables

18. Curvas características del transistor
EC
IB = 60 μA
IB = 40 μA

IB = 20 μA
IB = 0 μA
IC ( mA)
VCE (V)

Región de saturación

Región activa

Región de corte
IB = 80 μA
 

Ruptura
RC

RB
V V CC BB VCE
VBE
• En región activa: unión EB con polarización directa, BC con
polarización inversa. Aplicación en amplificación.
• En región de corte: las dos uniones polarizadas inversamente:
circuito abierto.
• En región de saturación: las dos uniones polarizadas
directamente: cortocircuito.

19. VBE = -IB RB+ VBB
81,25 A
2 0,7

16000
 m

V V


BB BE
B R
B
I
Ic = IB = 8,125 mA
VBB (V) VCE (V) Ic (mA) IB (mA)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
RC =1 kW
RB=16 kW
VBE VCC=10 V
VBB = 2 V
VCE
IC
VCE
VCC = 10 V
CC
R
C
V
IB2
IB1
IB4
IB3
 = 100 VBE  0,7 V
VCE = VCC - IC RC = 10 - 8,125 = 1,875 V
Q
Q
Q
Corte
Saturación
IC
IB
Región activa
Línea de carga y punto de
funcionamiento

20. Línea de carga y punto de
funcionamiento
V BE 0,7 V VCE (V) Ic (mA)
0 12,00 5,550 6,450
14
1000 W 12 0,00
R B
100 kW
R C
 150
V CC
12 V
V B
B
5 V
5,55 V
C
E
6,49 mA
B
43,000 IB 43,00 μA 30,1 PEB 30,10 μW
6,450 Ic 6,45 mA 35,7975 PCE 35,80 mW
6,493 IE 6,49 mA PT 35,83 mW
5,550 VCE 5,55 V
4,850 VCB 4,85 V
12
10
8
6
4
2
0
0 2 4 6 8 10 12 14
Vcc (V)
Ic (mA)
43,00 μA 6,45 mA

21. Línea de carga y punto de
VV CC BB VCE
VCE = -IC RC+ VCC
IC
VCE
funcionamiento
Q
CC
R
O
IB2
VCE IC RC
VCC
V V
CC CE
C R
C
I


C
V
RC
RB
VBE
IB1
IB4
IB3

22. Punto de funcionamiento: IB
IC
VCE
IB2
IB1
IB4
IB3
RC
RB
VCE
IC
IB
V VBE VCC BB
VCC
CC
R
C
V

23. Punto de funcionamiento: RC
IC
VCE
IB2
IB1
IB4
IB3
RC
RB
VCE
IC
IB
V VBE VCC BB
VCC
CC
R
1C
V
CC
R
C2
V
CC
R
C3
V

24. Punto de funcionamiento: VCC
IC
VCE
IB2
IB1
IB4
IB3
RC
RB
VCE
IC
IB
V VBE VCC BB
VCC3
V 3
CC
R
C
V 2
CC
R
C
V 1
CC
R
C
VCC2 VCC1

25. El transistor como conmutador
B
C
B E
IC
Si VBB , IB = , IE IC = VCC/RC
zona de saturación
cortocircuito CE VCE = 0
VCE VCC
Si VBB = 0 o < 0,7 V, IB = 0,
IE IC  0, VCE = VCC
Zona de corte
circuito abierto VCE = VCC

26. Circuito inversor simple
VBB (V) VCE (V) Ic (mA) IB (mA)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
RB
+VCC
RC
Vsalida
Ventrada
Ventrada Vsalida
INVERSOR Y = not A
A Y

27. Transistor de unión: amplificador
IE
IB
P
Emisor
P
Colector
N
Base
IC
RL
A
D
VEB V
E
B
C
gm : transconductancia
DVAD = RLDIC
D(-IC) = gm DVEB
AD R g
V
L m
EB
V

D
D

28. Transistores de efecto campo
(FET)
• Transistor de efecto campo de unión
(JFET)
• Transistor de efecto campo metal-óxido-
semiconductor (MOSFET)

29. Transistores de efecto de campo de
unión (JFET)
n
Drenador D
p p Puerta G
Fuente S
Región de agotamiento
Contactos óhmicos

30. Transistor de efecto campo de unión
Puerta
Fuente Drenador
+VDD
Canal n Canal p
D
S
G
IG
VG
-VDD
D
S
G
IG
VG
(JFET)

31. n
p
p
S
G
D
ID ID
VDD
ID
VDS
IDSS
VP Voltaje de estrechamiento
Al aumentar la tensión entre
Drenador y Fuente VDS, la
intensidad ID aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliación de la región de
agotamiento.
El pasillo se cierra para VDS = VP;
tensión para la que ID deja de
aumentar.
Transistores de efecto de
campo de unión

32. Transistores de efecto de campo de
unión (JFET)
D D
n n p
p p
VDD VDD
p
S S
G G
ID
ID II D D
VGS=0
Manteniendo nula la tensión entre la fuente y G, VGS, al aumentar la
tensión entre Drenador y Fuente VDS, la intensidad ID aumenta, al
tiempo que se estrecha el pasillo debido al incremento de la de las
uniones p-n y la ampliación de la región de agotamiento .

33. VDD
Estrechamiento del canal
n p
p
S
G
D
I ID D
VDS
IDSS ID
Estrechamiento del canal,
aumento de la resistencia
Región de comportamiento óhmico
Para
VGS=0
VP
Voltaje de estrechamiento, VP
Al aumentar la tensión entre
Drenador y Fuente VDS, la
intensidad ID aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliación de la región de
agotamiento
El pasillo se cierra para VDS = VP
Corriente de saturación, IDSat

34. Estrechamiento del canal
VGS< 0
ID
VDD
S n
G
D
I D
p
p
Con valores negativos de VGS el
pasillo se cierra antes, siendo la
corriente de saturación menor
VGS= 0 V
VDS
ID
VGS= -1 V
VGS= -3 V
VP (para VGS=0)
2

GS
1  


 
 
D DSS V

P
V
I I
IDSat3
VGS= -VP
P
IDSS
IDSat2
IDSat1

35. Intensidad de saturación ID=f(VGS)
VGS= 0 V
VDS (V)
ID (mA)
8
VGS= -1 V
VGS= -2 V
2


  GS
1 8 
5



D
V
I
IDSS
VGS= -VP
S
G
D
5 10 15
5
1
VP = 5 V
VP
V -4 -2 0 GS (V) -5 -3 -1
VGS= -3 V

36. Formado por una placa de metal y un semiconductor, separados por una zona de óxido del semiconductor -
por ejemplo SiO2 - de unos 100 nm de espesor. Posee cuatro electrodos:
D
•Compuerta, gate en inglés, simbolizado con G; que se conecta a la placa metálica.
•Fuente (Source) y drenador (Drain), ambos simétricos, que se internan en el sustrato.
•Sustrato (Body), generalmente conectado eléctricamente con la fuente.
G sustrato
n
S
D
G sustrato
p
S
D
S G D
G sustrato
n
S
D
G sustrato
p
S
n
p
n
S G D
n
p
n
Metal
Óxido
Semiconductor
Metal
de enriquecimiento de agotamiento
pMOS-FET
de enriquecimiento
nMOS-FET
de enriquecimiento
pMOS-FET
de agotamiento
nMOS-FET
de agotamiento
Transistor de efecto campo
metal-óxido-semiconductor
(MOSFET)

37. p
D
G
SiO2
n n
S
Contactos metálicos
D
G sustrato
p
S
MOSFET de enriquecimiento de canal n

38. Formación del canal en el MOSFET
de enriquecimiento de canal n
p
S
G sustrato
e- atraídos por la puerta +
D
G
D
VDS
VGS>VT
+++++++++++++
n n
ID
Región de agotamiento
p
S
- - - - - - - - - - - - - - - - -

39. D
Formación del canal en el MOSFET
de enriquecimiento de canal n
G sustrato
p
S
p
S
D
G
VDS
VGS>VT
+++++++++++++
n n
ID
- - - - - - - - - - - - - - - - -
Al aumentar VDS, se estrecha el canal, alcanzándose la I de
saturación, IDS

40. Característica MOSFET de
enriquecimiento de canal n
+ VDS=VDsat
+ + + + + +
VGS= 7 V
VGS= 6 V
VGS= 5 V
VDS
En ausencia de canal para VGS = 0, no hay corriente ID. Es necesario un
valor mínimo de voltaje umbral VT positivo de VGS para que se forme el canal.
Aumentando VGS aumenta el valor de la corriente de saturación
+ + + + +
ID (mA)
VGS= 4 V
+ VG
VGS= VT
n+
( )2 DSat GS T I  K V V
1 2 3 4 5 6 7
8
ID (mA)
VGS (V)
VT
p
G
S D
+ VD
-- -- -- -- -- -- -- -- -
n+
p
G
S
D
+ VDS
- - - - - - - - -
n+ n+ - - - - - - - - - n+
n+ p
G
S
D
+ VG

41. p
S
D
G
n n n
D
G sustrato
p
S
MOSFET de agotamiento de
canal n

42. MOSFET de agotamiento de
canal n
n n
p VDS
VGS = 0
ID
Con VGS=0 ya existe canal y los e- del canal son
atraídos por D
S
D
G
D
G sustrato
p
S
- - - - - - - - -n- - - - - - - -

43. MOSFET de agotamiento de canal n
D
G sustrato
p
S
n n - - - - - - - - - - - -
+ + + + + + + + + +
p VDS
VGS < 0
ID
n
S
D
G -
— — — — — —
- - - - - - - - - - - - - - -
+ + + + + + + + + + + + + + +
Con VGS<0, los e- del canal son repelidos hacia la zona p,
recombinándose con huecos. La corriente de saturación
disminuye.

44. Característica MOSFET de
agotamiento de canal n
VGS= 1 V
VGS= 0 V
VGS= -1 V
VGS= -2 V
VDS (V)
ID (mA)
VGS= -3 V
+ VDS=VDsat
5 10 15
2
1







 
D DSS V

GS
p
V
I I
2


  GS
1 8 
4



D
V
I
10
5
D
G sustrato
p
S
n+
n+
p
G
S D
+ VDS
n
10
VGS -3 -2 -1 0 1 (V)
VP
5
IDSS
ID (mA)
-4
- VG
- - - - - - -
n+
p
G
S
D
n+
- -- -- -- -- -- -- -- -- -

45. Del vacío al CMOS
1950: Abandono de las válvulas de vacío y sustitución
por transistores individuales
1960: Circuitos integrados en sustrato de silicio
1980: Transistores de efecto campo
1993: Tecnología CMOS

46. Aplicaciones: circuitos lógicos
tecnología CMOS
Inversor (NOT)

47. Aplicaciones: memorias RAM
DRAM
G
D
S
FILA
BIT
Se almacena un “1” en la celda cargando el
condensador mediante una VG en fila y VD en bit
La lectura se hace aplicando VG en fila y midiendo la
corriente en la línea bit
La lectura es un proceso destructivo. Hay que
restaurar el valor leído
SRAM

48. Aplicaciones: memorias ROM
EPROM
MOSFET ROM