SlideShare ist ein Scribd-Unternehmen logo

Anatomia PC. Kompendium. Wydanie IV

•
•
Wydawnictwo Helion
Wydawnictwo Helion

Odkryj wszystkie tajemnice komputera * Na czym polega obsługa przerwań? * Jakie są mechanizmy dostępu do pamięci konfiguracyjnej? * Jak optymalnie wykorzystać powierzchnię dysku? „Anatomia PC. Kompendium. Wydanie IV” to kolejna edycja bestsellerowego podręcznika, zawierającego najaktualniejsze, wyczerpujące informacje w zakresie architektury współczesnych komputerów PC. Ta książka wprowadzi Cię w tajniki budowy poszczególnych elementów komputera - od zagadnień podstawowych, po najbardziej zaawansowane. Jest to więc lektura obowiązkowa serwisantów, administratorów sieci, projektantów urządzeń peryferyjnych, zaawansowanych programistów oraz wszystkich użytkowników komputerów, którzy chcieliby samodzielnie poradzić sobie z usterkami i rozbudową swojego peceta. Książka „Anatomia PC. Kompendium. Wydanie IV” stanowi kompletne źródło wiedzy, będące nieocenioną pomocą w przypadku jakichkolwiek problemów z Twoim sprzętem. Dowiesz się z niej wszystkiego o wewnętrznej strukturze poszczególnych komponentów komputera. Poznasz ich funkcje oraz mechanizmy działania, a także zrozumiesz wszelkie interakcje zachodzące pomiędzy nimi. Dzięki temu szybko zdiagnozujesz i usuniesz ewentualne usterki oraz optymalnie dobierzesz podzespoły do rozbudowy peceta. Staniesz się świadomym użytkownikiem nowoczesnych technologii, co pozwoli Ci wykorzystywać maksimum ich możliwości. * Mikroprocesory * Architektury komputerów PC * Układy pamięciowe * Układy otoczenia procesora * Kanał DMA * Magistrale ISA, PCI i AGP, PCI-Express * Łącza i różne rodzaje pamięci * Karty graficzne i dźwiękowe * Zasilacz * BIOS i jego program konfiguracyjny Poznaj fascynujące wnętrze swojego komputera!

1 von 30
Downloaden Sie, um offline zu lesen
Anatomia PC. Kompendium. Wydanie IV Autor: Piotr Metzger ISBN: 978-83-246-1120-1 Format: A5, stron: 440 Odkryj wszystkie tajemnice komputera • Na czym polega obs³uga przerwañ? • Jakie s¹ mechanizmy dostêpu do pamiêci konfiguracyjnej? • Jak optymalnie wykorzystaæ powierzchniê dysku? „Anatomia PC. Kompendium. Wydanie IV” to kolejna edycja bestsellerowego podrêcznika, zawieraj¹cego najaktualniejsze, wyczerpuj¹ce informacje w zakresie architektury wspó³czesnych komputerów PC. Ta ksi¹¿ka wprowadzi Ciê w tajniki budowy poszczególnych elementów komputera — od zagadnieñ podstawowych, po najbardziej zaawansowane. Jest to wiêc lektura obowi¹zkowa serwisantów, administratorów sieci, projektantów urz¹dzeñ peryferyjnych, zaawansowanych programistów oraz wszystkich u¿ytkowników komputerów, którzy chcieliby samodzielnie poradziæ sobie z usterkami i rozbudow¹ swojego peceta. Ksi¹¿ka „Anatomia PC. Kompendium. Wydanie IV” stanowi kompletne Ÿród³o wiedzy, bêd¹ce nieocenion¹ pomoc¹ w przypadku jakichkolwiek problemów z Twoim sprzêtem. Dowiesz siê z niej wszystkiego o wewnêtrznej strukturze poszczególnych komponentów komputera. Poznasz ich funkcje oraz mechanizmy dzia³ania, a tak¿e zrozumiesz wszelkie interakcje zachodz¹ce pomiêdzy nimi. Dziêki temu szybko zdiagnozujesz i usuniesz ewentualne usterki oraz optymalnie dobierzesz podzespo³y do rozbudowy peceta. Staniesz siê œwiadomym u¿ytkownikiem nowoczesnych technologii, co pozwoli Ci wykorzystywaæ maksimum ich mo¿liwoœci. • Mikroprocesory • Architektury komputerów PC • Uk³ady pamiêciowe • Uk³ady otoczenia procesora Wydawnictwo Helion • Kana³ DMA ul. Koœciuszki 1c • Magistrale ISA, PCI i AGP, PCI-Express 44-100 Gliwice • £¹cza i ró¿ne rodzaje pamiêci tel. 032 230 98 63 • Karty graficzne i dŸwiêkowe e-mail: helion@helion.pl • Zasilacz • BIOS i jego program konfiguracyjny Poznaj fascynuj¹ce wnêtrze swojego komputera!
Spis tre ci Rozdziaä 1. Mikroprocesor ........................................................................11 Przetwarzanie rozkazów ..........................................................................................12 RISC i CISC .....................................................................................................12 Przetwarzanie potokowe ..................................................................................13 Techniki przyspieszania ...................................................................................15 Dost p do pami ci ...................................................................................................15 Stronicowanie ...................................................................................................17 Pami ci podr czne ...................................................................................................17 Topologie ..........................................................................................................20 Organizacja pami ci podr cznej ......................................................................21 Strategie ............................................................................................................22 Pami ü niezale na lub wspóádzielona ..............................................................23 Obsáuga przestrzeni adresowej I/O .........................................................................24 Funkcje kontrolne i steruj ce ..................................................................................25 Cz stotliwo ü taktowania ........................................................................................26 Magistrala FSB: Intel .......................................................................................26 Magistrala FSB: AMD .....................................................................................27 Magistrala HT: AMD .......................................................................................27 Mno niki ...........................................................................................................27 Blokada mno nika ............................................................................................27 Cz stotliwo ü taktowania mikroprocesora a pozostaáe magistrale ..................28 Zasilanie ...................................................................................................................28 Rozszerzenia ............................................................................................................30 MMX ................................................................................................................30 3DNow! ............................................................................................................33 SSE ...................................................................................................................34 SSE2 .................................................................................................................36 SSE3 .................................................................................................................37 SSSE3 ...............................................................................................................39 Hyper-Threading (HT) .....................................................................................39 Przetwarzanie 64-bitowe .........................................................................................41 Metoda firmy Intel: Itanium .............................................................................42 Metoda firmy AMD: Opteron ..........................................................................44 Przyszáo ü przetwarzania 64-bitowego ............................................................48
4 Anatomia PC. Kompendium Przykáady mikroprocesorów ....................................................................................49 Rodzina AMD K10 ..........................................................................................49 Rodzina Intel Core ............................................................................................54 Rozdziaä 2. Architektury komputerów PC ..................................................59 Model PC/XT ..........................................................................................................59 Dost p do pami ci i przestrzeni wej cia-wyj cia ............................................60 Magistrala ISA 8-bitowa ..................................................................................64 Model AT ................................................................................................................66 Procesor 80286 .................................................................................................69 Magistrala ISA 16-bitowa ................................................................................70 Komputery z procesorami 386, 486 i Pentium .......................................................72 EISA .................................................................................................................74 MCA .................................................................................................................76 VESA ................................................................................................................78 PCI, PCI-X i PCI Express ................................................................................79 Rozdziaä 3. Ukäady pamiöciowe PC ...........................................................81 Pami ci dynamiczne ................................................................................................82 Tryb konwencjonalny (Page Mode) .................................................................83 FPM (Fast Page Mode) ....................................................................................83 EDO (Extended Data Out) ...............................................................................84 SDRAM ............................................................................................................85 Moduáy pami ciowe ................................................................................................88 Moduáy SIMM-30 (SIP) ...................................................................................89 Moduáy SIMM PS/2 .........................................................................................90 Moduáy DIMM 168-pin ...................................................................................91 Od wie anie .............................................................................................................96 Wykrywanie bá dów i ich korekcja .........................................................................98 Bá dy powtarzalne (HE) ...................................................................................99 Bá dy sporadyczne (SE) ...................................................................................99 Kontrola parzysto ci .........................................................................................99 Kontrola ECC .................................................................................................100 Rozszerzenia PC-66, PC-100, PC-133 ..................................................................100 Oznaczenia moduáów DIMM ................................................................................101 Moduáy buforowane .......................................................................................102 DDR SDRAM ........................................................................................................102 DDR2 SDRAM .....................................................................................................108 Moduáy DIMM DDR2 ...................................................................................109 DDR3 SDRAM ..............................................................................................111 Moduáy DIMM DDR3 ...................................................................................111 Moduáy FB-DIMM .........................................................................................114 Porównanie parametrów pami ci ..........................................................................115 Systemy dwukanaáowe ...................................................................................116 Rozdziaä 4. Ukäady otoczenia procesora ..................................................119 Zakres funkcji ........................................................................................................119 Magistrala FSB ...............................................................................................122 Obsáuga pami ci operacyjnej i magistrali pami ciowej ................................125 Okno adresowe wej cia-wyj cia ....................................................................125 Ukáady wspóápracuj ce z magistral GTL+ i AGTL+ .........................................126 Ukáady do obsáugi procesorów AMD ...................................................................137 Rodzina K7 .....................................................................................................139 Rodzina Hammer ............................................................................................139
Spis tre ci 5 Wewn trzne magistrale mi dzyukáadowe .............................................................145 PCI ..................................................................................................................146 Hub-Interface/V-Link .....................................................................................147 RapidIO ..........................................................................................................147 HyperTransport (LDT) ...................................................................................149 DMI ................................................................................................................151 Rozdziaä 5. Magistrala PCI .....................................................................153 Gniazda magistrali PCI .........................................................................................162 Obsáuga przerwa ..................................................................................................163 Przerwania zgáaszane komunikatem .....................................................................166 Pami ü konfiguracyjna urz dze PCI ...................................................................166 Identyfikator producenta (Vendor ID) ...........................................................167 Identyfikator urz dzenia (Device ID) ............................................................167 Rejestr rozkazów (Command) ........................................................................168 Rejestr stanu (Status) ......................................................................................169 Numer wersji urz dzenia (Revision ID) ........................................................170 Kod klasy urz dzenia (Class Code) ...............................................................171 Rozmiar linii pami ci podr cznej (Cache Line Size) ....................................173 Minimalny czas transmisji (Latency Timer) ..................................................174 Typ nagáówka (Header Type) ........................................................................175 BIST (Build-in Self-test) ................................................................................175 Adres bazowy (Base Address Registers) .......................................................175 Wska nik CardBus CIS (CardBus CIS Pointer) ............................................177 Dodatkowy identyfikator producenta (Subsystem Vendor ID) i dodatkowy identyfikator urz dzenia (Subsystem ID) .............................177 Adres bazowy rozszerzenia ROM (Expansion ROM Base Address) ............178 Wska nik do listy mo liwo ci (Capabilities Pointer) ........................................178 Linia IRQ (Interrupt Line) ..............................................................................179 Linia INT (Interrupt Pin) ................................................................................179 Dáugo ü transmisji (Min_Gnt) .......................................................................179 Cz sto ü (Max_Lat) .......................................................................................179 Mechanizmy dost pu do pami ci konfiguracyjnej ...............................................180 Pierwszy mechanizm dost pu do pami ci konfiguracyjnej ...........................180 Drugi mechanizm dost pu do pami ci konfiguracyjnej ................................181 PCI BIOS ........................................................................................................182 Autokonfiguracja urz dze PCI ............................................................................182 Rozwój PCI i inne magistrale ................................................................................182 PCI-32/66 MHz i PCI-64 ...............................................................................183 PCI-X ..............................................................................................................184 PCI Express ....................................................................................................185 Rozdziaä 6. Kanaä DMA ...........................................................................191 Ukáad scalony 8237A ............................................................................................192 Tryby pracy kontrolera DMA ................................................................................194 Programowanie kontrolerów DMA .......................................................................196 Adresy portów kontrolerów DMA w komputerze IBM PC/XT ...........................197 „Sztuczne” porty komputera PC/XT ..............................................................197 Adresy portów kontrolerów DMA w komputerze IBM PC/AT ...........................198 „Sztuczne” porty komputera PC/AT ..............................................................199 Budowa rejestrów wewn trznych .........................................................................200 Rejestr da (port 009h w PC/XT, 009h i 0D2h w PC/AT) ........................200 Rejestr stanu (port 008h w PC/XT, 008h i 0D0h w PC/AT) .........................200 Rejestr rozkazów (port 008h w PC/XT, 008h i 0D0h w PC/AT) ..................200 Rejestr maski kanaáu (port 00Ah w PC/XT, 00Ah i 0D4h w PC/AT) ..........201
6 Anatomia PC. Kompendium Rejestr maskuj cy (port 00Fh w PC/XT, 00Fh i 0DEh w PC/AT) ...............202 Rejestr trybu (00Bh w PC/XT, 00Bh i 0D6h w PC/AT) ...............................202 Przebieg transmisji ................................................................................................203 Komputery IBM PC i PC/XT .........................................................................203 Komputer IBM PC/AT ...................................................................................204 Rozdziaä 7. System obsäugi przerwaþ sprzötowych ...................................207 Ukáad scalony 8259A (PIC) ..................................................................................209 Cykl przyj cia zgáoszenia ......................................................................................210 Kaskadowe á czenie kontrolerów przerwa ..........................................................211 Fazy obsáugi przerwa pochodz cych od ukáadu Slave .....................................213 Programowanie kontrolera przerwa ....................................................................214 Inicjowanie pracy ukáadu ...............................................................................214 Polling ....................................................................................................................218 Przerwanie niemaskowalne (NMI) ........................................................................218 Obsáuga przerwa pochodz cych z magistral ISA, PCI i AGP ............................219 Kontroler APIC .....................................................................................................223 Strona sprz towa ............................................................................................223 Obsáuga APIC przez OS .................................................................................226 Przerwania zgáaszane komunikatem .....................................................................230 Rozdziaä 8. Obsäuga dysku twardego .......................................................233 Budowa kontrolera ................................................................................................233 Fizyczna organizacja danych i formatowanie .......................................................234 Formatowanie niskiego poziomu ...................................................................234 Formatowanie wysokiego poziomu ...............................................................235 Wykrywanie i korekcja bá dów .............................................................................235 Standard AT-BUS .................................................................................................238 Zá cze fizyczne ...............................................................................................240 Dost p CPU do dysku AT-BUS .....................................................................243 Rozszerzenia standardu pierwotnego ....................................................................244 Wzrost pojemno ci dysków ...................................................................................246 Ograniczenia pojemno ci dysków twardych .................................................247 Obsáuga du ych dysków .................................................................................247 Podnoszenie pasma przepustowego magistrali .....................................................248 Tryby PIO .......................................................................................................249 Tryby DMA ....................................................................................................250 Tryb Ultra DMA/33 .......................................................................................251 Tryb Ultra DMA/66 .......................................................................................255 Tryby Ultra ATA/100 i Ultra ATA/133 .........................................................257 Blok informacyjny .................................................................................................257 Realizacja rozkazu Identify Device ...............................................................258 Lista rozkazów .......................................................................................................258 Funkcje oszcz dno ciowe .....................................................................................259 System PM ......................................................................................................259 System APM ...................................................................................................261 Serial ATA .............................................................................................................262 Cechy Serial ATA ..........................................................................................263 Tryb kompatybilno ci i natywny ...................................................................265 Wykorzystanie powierzchni dyskowej .................................................................266 Proces áadowania systemu operacyjnego .......................................................266 MBR i tablica partycji ....................................................................................267 System danych i FSBR ...................................................................................269
Spis tre ci 7 Rozdziaä 9. Karty graficzne .....................................................................273 Przegl d kart graficznych ......................................................................................273 Standard VESA .....................................................................................................275 Funkcje BIOS-u obsáuguj ce karty graficzne .......................................................277 Pami ü lokalna akceleratorów 2D i 3D .................................................................277 Pami ü obrazu ................................................................................................278 Bufor Z/W ......................................................................................................279 Pami ü tekstur ................................................................................................281 Rozmiar pami ci i organizacja .......................................................................283 Rodzaje pami ci kart graficznych ..................................................................285 TurboCache i HyperMemory .........................................................................288 RAM-DAC ............................................................................................................288 Dopasowanie monitora do karty ...........................................................................291 Parametry karty ..............................................................................................291 Jako ü monitora ..............................................................................................293 Monitory ciekáokrystaliczne ...........................................................................295 Kanaá informacyjny VESA DDC ...................................................................297 Zá cza cyfrowe ......................................................................................................298 TMDS .............................................................................................................299 P&D (EVC) ....................................................................................................300 DFP .................................................................................................................300 DVI .................................................................................................................300 HDMI .............................................................................................................303 Rozdziaä 10.Magistrala AGP ....................................................................305 Architektura komputera z magistral AGP ...........................................................305 Sygnaáy magistrali AGP ........................................................................................312 Szyna adresów i danych .................................................................................312 Sygnaáy PCI ....................................................................................................312 Sygnaáy kontroli przepáywu ...........................................................................313 Sygnaáy obsáugi da AGP ...........................................................................313 Linie statusowe ...............................................................................................314 Sygnaáy kluczuj ce .........................................................................................314 Sygnaáy USB ..................................................................................................314 System zarz dzania zu yciem energii ............................................................315 Sygnaáy specjalne ...........................................................................................315 Linie zasilaj ce ...............................................................................................315 AGP w teorii ..........................................................................................................315 Kolejkowanie ..................................................................................................316 Magistrala SBA ..............................................................................................318 GART .............................................................................................................319 DIME ..............................................................................................................319 AGP PRO ..............................................................................................................321 AGP 3.0 .................................................................................................................324 Pasmo przepustowe ........................................................................................324 Poziomy napi ü ..............................................................................................324 Nowe sygnaáy i przedefiniowania ..................................................................325 Sygnaáy zegarowe ...........................................................................................325 Transakcje .......................................................................................................327 Pobór pr du ....................................................................................................328 Zgodno ü w dóá ..............................................................................................328 Przyszáo ü AGP .....................................................................................................329
8 Anatomia PC. Kompendium Rozdziaä 11.ãñcze szeregowe ..................................................................331 Asynchroniczna transmisja szeregowa .................................................................331 Ukáad scalony 8250 ...............................................................................................333 Interfejs RS-232C ..................................................................................................336 Tryb simpleksowy ..........................................................................................339 Tryb póádupleksowy .......................................................................................339 Tryb dupleksowy ............................................................................................339 Bezpo rednie programowanie rejestrów UART ...................................................341 Przerwania generowane przez á cze szeregowe ............................................343 Pr dko ü transmisji .........................................................................................346 Sygnaáy steruj ce ............................................................................................346 Rozdziaä 12.ãñcze równolegäe ..................................................................349 Terminologia programu konfiguracyjnego BIOS-u ..............................................351 Tryby podstawowe ................................................................................................352 Tryb standardowy ...........................................................................................352 Tryb póábajtowy .............................................................................................359 Tryb bajtowy (PS/2) .......................................................................................359 Tryb EPP ........................................................................................................360 Tryb ECP ........................................................................................................363 Realizacja portu równolegáego w ramach architektury PC ...................................368 Ogólne zastosowanie á cza równolegáego ............................................................370 Rozdziaä 13.Zäñcze USB ..........................................................................373 Specyfikacja ...........................................................................................................373 Topologia ...............................................................................................................374 Okablowanie ..........................................................................................................376 Protokóá .................................................................................................................378 Pakiety ...................................................................................................................380 Sterowanie w trybach LS/FS (USB 1.1) ...............................................................381 Sterowanie w trybie HS (USB 2.0) .......................................................................383 Urz dzenia USB ....................................................................................................386 Klawiatury ......................................................................................................386 Myszy .............................................................................................................387 Kontrolery gier ...............................................................................................387 Dyski twarde ...................................................................................................388 Moduáy pami ci Flash EEPROM ...................................................................388 Nap dy optyczne ............................................................................................389 Czytniki kart pami ci i aparaty cyfrowe ........................................................389 Skanery ...........................................................................................................389 Drukarki ..........................................................................................................390 Sieci komputerowe .........................................................................................390 USB 3.0 .................................................................................................................391 Rozdziaä 14.Karta d wiökowa ..................................................................393 Synteza FM ............................................................................................................394 Synteza WaveTable ...............................................................................................399 Digitalizacja i obróbka cyfrowa (DSP) .................................................................403 Przetworniki ADC i DAC ..............................................................................404 Standard MIDI .......................................................................................................406 Protokóá MIDI ................................................................................................407 MIDI a sprz t ..................................................................................................409 Wyprowadzenia zewn trzne ..................................................................................410 Sygnaáy analogowe i mikser ..........................................................................410 Sygnaáy cyfrowe .............................................................................................411
Spis tre ci 9 Wykorzystanie zasobów systemowych .................................................................413 „Sound on Board” wedáug specyfikacji AC’97 ....................................................415 Schemat blokowy systemu AC’97 .................................................................416 Intel High Definition Audio ..................................................................................418 Rozdziaä 15.Zasilacz ...............................................................................421 Zasilacz standardu ATX ........................................................................................423 Specyfikacja ATX/ATX12V .................................................................................426 Zá cze zasilaj ce PCI Express ...............................................................................429 Dobór zasilacza ......................................................................................................429 Zasilacze du ej mocy ............................................................................................431 ATXGES (AMD) ...........................................................................................432 EPS12V (Intel) ...............................................................................................432 Rozdziaä 16.BIOS i jego program konfiguracyjny .......................................435 Organizacja systemu bezpiecze stwa ...................................................................436 Mo liwo ci omijania systemu bezpiecze stwa .............................................437 System ochrony przed wirusami atakuj cymi boot-sektor ...................................441 System áadowania warto ci predefiniowanych .....................................................441 Mechanizm opuszczania programu konfiguracyjnego .........................................442 Ogólna konstrukcja blokowa .................................................................................442 Programy pseudokonfiguracyjne BIOS-u .............................................................443 Nowe trendy w programach BIOS ........................................................................443 Obrazki w BIOS-ie .........................................................................................444 Podwójny BIOS ..............................................................................................444 POST on Board ..............................................................................................445 Voice Diagnostic ............................................................................................445 Auto-Overclocking .........................................................................................445 Skorowidz ............................................................................447
Rozdziaä 2. Architektury komputerów PC Architektura komputerów PC przeszáa dáug drog rozwoju, a patrz c z dzisiejszej per- spektywy, wydaje si , i nigdy nie b dzie miaá on ko ca. Mo e wáa nie dzi ki zdolno ci do adaptacji i wiecznej gotowo ci do wszelkich zmian przetrwaáa w swych ogólnych zary- sach do dnia dzisiejszego. Wyniki prac badawczo-rozwojowych nad optymalizacj archi- tektury stanowi przy okazji jeden z gáównych czynników wpáywaj cych na rozwój wielu dziedzin pokrewnych. Model PC/XT B d cy pierwowzorem dla modelu XT mikrokomputer IBM PC byá konstrukcj o miobi- tow . Dzisiaj ma on znaczenie wyá cznie historyczne, tak i w zasadzie nie powinni my si nim wi cej zajmowaü. Mimo to wiele rozwi za przyj tych w modelu XT nie ró ni si w sposób istotny od stosowanych po dzie dzisiejszy w najnowszych modelach PC/AT. Proces ledzenia etapów rozwojowych w tej dziedzinie rozpoczniemy wi c od modelu XT. W komputerach tej rodziny instalowano procesory 8086 i 8088 (w oryginalnym IBM PC/XT zastosowano procesor 8088; niektóre konstrukcje kompatybilne uzyskiwaáy wi ksz pr dko ü przetwarzania dzi ki zastosowaniu w peáni 16-bitowego ukáadu 8086). W zakre- sie zestawu rozkazów i trybów adresowania oba ukáady s w peáni zgodne. Oba przetwa- rzaj dane 16-bitowe, a ró nica tkwi w szeroko ci magistrali danych wyprowadzanej na zewn trz ukáadu. Procesor 8088 wyprowadza jedynie osiem bitów, chocia operuje na szesnastu. Ka da operacja dost pu do dwubajtowego sáowa wykonywana jest w dwóch etapach. Przykáadowe polecenie przesáania 16-bitowego sáowa z pami ci do akumulatora AX rozpisywane jest przez sprz t w niewidoczny dla oprogramowania sposób na dwie elementarne operacje jednobajtowe. Dokonywane s one na rejestrach AH i AL i to nie- zale nie od tego, czy dotycz one parzystego czy nieparzystego adresu w pami ci.
60 Anatomia PC. Kompendium Nast pn ró nic w stosunku do procesora 8086 stanowi zredukowana do 4 bajtów dáu- go ü kolejki rozkazów. Kolejka ta jest uzupeániana jednocze nie z wykonywaniem rozkazu (je li aktualnie wykonywany rozkaz nie wymaga dost pu do magistrali) ju przy ubytku jednego bajta (dla porównania, w 8086 pocz wszy od dwóch bajtów). Czas dost pu do bajtu pami ci wynosi cztery cykle zegarowe. Mo e si wi c zdarzyü, e kolejka wypeániona rozkazami nie wymagaj cymi argumentów pobieranych z pami ci (na przykáad clc, ror, sti) wyczerpie si szybciej ni nast pi jej uzupeánienie. Stanowi to dodatkowe ograni- czenie w pracy procesora. Dostöp do pamiöci i przestrzeni wej cia-wyj cia Procesory serii 80x86 mog obsáugiwaü dwie niezale ne fizyczne przestrzenie adresowe. Obie z nich adresowane s poprzez t sam systemow magistral adresow , a wymiana danych mi dzy nimi a procesorem przebiega t sam magistral danych. Pierwszy z omawianych obszarów stanowi pami ü operacyjn . Mo na si do niego odwo- áywaü, u ywaj c przykáadowo rozkazu mov x,y (gdzie x i y mog okre laü adres w pami ci lub jeden z rejestrów procesora). Drugi obszar okre lany jest mianem przestrzeni wej- cia-wyj cia (I/O, Input/Output). Mo na si zwracaü do niego za pomoc rozkazów in a,port i out port,a. port symbolizuje lokalizacj w przestrzeni adresowej wej cia-wyj cia, za a jest akumulatorem, czyli jednym z rejestrów procesora. Rozkazy z grupy mov dopusz- czaj u ycie jako argumentu w zasadzie dowolnego rejestru procesora (z niewielkimi wy- j tkami, na przykáad niedozwolone s przesáania pomi dzy rejestrami segmentowymi). W przeciwie stwie do nich, rozkazy in i out akceptuj wyá cznie akumulator — AX dla portów 16-bitowych lub AL dla portów 8-bitowych. O tym, który z tych dwóch obszarów zostanie wybrany i jaki b dzie kierunek przekazywania informacji (do czy od CPU), decyduj sygnaáy systemowej magistrali steruj cej: IOWC — zapis do przestrzeni wej cia-wyj cia, IORC — odczyt z przestrzeni wej cia-wyj cia, MRDC — odczyt z pami ci, MWDC — zapis do pami ci. 20 linii adresowych procesora 8086 umo liwia dost p do przestrzeni adresowej o wielko ci 1 MB. Zastosowany w 8086 mechanizm adresowania wykorzystuje tzw. segmentacj . 20-bitowy adres fizyczny skáada si z 16-bitowego adresu segmentu (Segment Address) zapisanego w jednym z rejestrów segmentowych procesora (CS, DS, ES lub SS) i 16-bito- wego przemieszczenia wewn trz segmentu (Offset Address) zapisanego w jednym z pozo- staáych rejestrów1. 1 Nie wszystkie rejestry procesora 8086 mog byü u yte do adresowania pami ci. Nie da si w tym celu wykorzystaü rejestrów AX, CX i DX.
Rozdziaä 2. i Architektury komputerów PC 61 Bezpo redni konsekwencj przyj tego sposobu adresowania jest logiczny podziaá pami ci na segmenty o wielko ci do 65536 bajtów, natomiast najistotniejsz konsekwencj po red- ni — mo liwo ü relokacji kodu z dokáadno ci do 16 bajtów (minimalna ró nica pomi - dzy pocz tkami dwóch ró nych segmentów). Sposób tworzenia adresu fizycznego na pod- stawie zapisanego w odpowiednich rejestrach adresu logicznego (w postaci segment:offset) przedstawia rysunek 2.1. Rysunek 2.1. Sposób tworzenia adresu fizycznego Procesor 8086 mo e zaadresowaü 65 536 portów jednobajtowych lub 32 768 portów dwu- bajtowych (albo ich kombinacj nie przekraczaj c á cznie rozmiarów segmentu, tj. 64 KB). Ukáady dekoderów adresowych páyty gáównej ograniczaj jednak ten obszar do 1024 baj- tów, tj. adresów 000h – 3FFh, przy zachowaniu mo liwo ci koegzystencji portów 8- i 16-bi- towych. Porty przestrzeni adresowej wej cia-wyj cia stanowi swego rodzaju bramy, przez które procesor widzi rejestry wewn trzne ró nych urz dze . Urz dzenia te s na ogóá wyspe- cjalizowanymi sterownikami zawieraj cymi mniej lub bardziej rozbudowan list pole- ce przyjmowanych przez jeden z portów. Stan, w jakim znajduje si dany sterownik, obrazowany jest zwykle poprzez zawarto ü tzw. rejestru statusowego (dost pnego te przez jeden z portów). Równie sam transport danych do i z urz dzenia mo e odbywaü si poprzez porty, ale mechanizm ten nie jest zbyt wydajny. Procesor uzyskuje dzi ki temu mo liwo ü programowania ró nych ukáadów peryferyjnych za pomoc instrukcji out. Jest równie mo liwe sprawdzanie stanu urz dzenia przez pobranie zawarto ci jego rejestru statusowego instrukcj in. Pozostaäe elementy architektury XT Centralnym punktem tego komputera byá oczywi cie procesor 8086 lub 8088. Páyta gáówna XT byáa przystosowana do instalacji koprocesora arytmetycznego 8087. W niektórych pó niejszych modelach PC/XT stosowane byáy procesory V20 i V30 firmy NEC, b d ce rozbudowanymi wersjami 8088 i 8086. Gáówny zegar taktuj cy (4,77 MHz) wykorzystywaá sygnaá 14,3181 MHz generowany w ukáadzie 8284 (po podziale przez 3). Nowsze modele XT odbiegaáy od tego rozwi zania i korzystaáy z bezpo redniego generatora o cz stotliwo ci si gaj cej 12 MHz. Wszystkie
62 Anatomia PC. Kompendium pozostaáe elementy páyty gáównej XT kontaktuj si z procesorem poprzez magistrale przedstawione na rysunku 2.2: Rysunek 2.2. Schemat blokowy komputera XT  Magistral lokaln , obejmuj c 16-bitow szyn danych i 20-bitow szyn adresow procesora 8086.  Magistral systemow , sprz on z magistral lokaln poprzez rejestry zatrzaskowe sterowane sygnaáem ALE. Wszystkie 20 bitów adresu oraz 8 bitów systemowej magistrali danych wyprowadzone s do gniazd rozszerzaj cych. Magistrala systemowa dostarcza te zestawy sygnaáów steruj cych, takich jak ~IOR, ~IOW, ~MEMR, ~MEMW, IRQn, DRQn, ~DACKn itd.  Magistral X, komunikuj c si z pami ci ROM zawieraj c systemowy BIOS (ale nie z rozszerzeniami BIOS na kartach) oraz z portami ukáadów na páycie gáównej.  Magistral pami ciow , która á czy szyny systemowe z obwodami pami ci dynamicznej poprzez ukáady adresowania wierszy i kolumn pami ci.  Magistral zewn trzn , która stanowi wyprowadzenie 20-bitowej systemowej szyny adresowej, 8-bitowej szyny danych i wi kszo ci sygnaáów systemowej szyny steruj cej. Powy sze magistrale á cz procesor z nast puj cymi elementami:  RAM — dynamiczn pami ci operacyjn ;  ROM — pami ci staá zawieraj c procedury inicjalizuj ce (wykonywane w momencie wá czenia komputera) oraz BIOS (Basic Input/Output System), stanowi cy zestaw podstawowych procedur obsáugi urz dze wej cia i wyj cia;
Rozdziaä 2. i Architektury komputerów PC 63 2  8259A — 8-kanaáowym kontrolerem przerwa sprz towych o nast puj cym przyporz dkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 08h Zegar systemowy (kanaá 0 generatora 8253) 1 09h Klawiatura 2 0Ah Zarezerwowane 3 0Bh COM2 4 0Ch COM1 5 0Dh Kontroler dysku twardego 6 0Eh Kontroler nap du dysków elastycznych 7 0Fh LPT1 (A) Wektor oznacza numer indeksu wskazuj cego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwa . Tablica ta znajduje si w pami ci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentuj ce kolejne adresy.  8253 — programowanym ukáadem czasowym zawieraj cym trzy niezale ne liczniki o nast puj cym przyporz dkowaniu: Licznik Przeznaczenie 0 Implementacja zegara systemowego poprzez okresowe wywoáywanie IRQ0 1 Od wie anie pami ci 2 Obsáuga gáo nika  8237A — kontrolerem DMA (Direct Memory Access), który implementuje wirtualny kanaá á cz cy ukáady wej cia-wyj cia z pami ci i pracuje bez udziaáu procesora. Ukáad dysponuje czterema kanaáami: Kanaä Przeznaczenie 0 Ukáad od wie ania pami ci 1 à cze synchroniczne SDLC (Synchronous Data Link Control — standard á cza synchronicznego firmy IBM) 2 Kontroler nap du dysków elastycznych 3 Kontroler dysku twardego 2 Do grupy przerwa sprz towych nale y równie przerwanie niemaskowalne (NMI), chocia nie jest ono obsáugiwane przez aden z kontrolerów 8259A.
64 Anatomia PC. Kompendium  8255 — programowanym interfejsem PPI (Programmable Peripheral Interface), obsáuguj cym nast puj ce urz dzenia:  klawiatur ,  przeá czniki pami ci konfiguracji (Configuration Switches),  wá czanie i wyá czanie gáo nika,  sterowanie nap dem pami ci kasetowej. Wi kszo ü elementów architektury XT zlokalizowanych jest na páycie gáównej, a niektóre umieszczone s na kartach rozszerze (sterowniki dysków, á czy szeregowych i równole- gáych). Wszystkie ukáady maj ci le okre lone obszary adresowe w przestrzeni wej cia- -wyj cia, w której widoczne s ich rejestry steruj ce. Magistrala ISA 8-bitowa Zewn trzna magistrala architektury PC/XT jest o miobitowa. Komputery tej klasy wypo- sa ane byáy w umieszczone na páycie gáównej 62-ko cówkowe gniazda rozszerzaj ce (Expansion Slots) (rysunek 2.3). Liczba tych gniazd nie byáa jednoznacznie okre lona i zale aáa od modelu páyty; standardowym rozwi zaniem przyj tym w modelu IBM PC/XT byá monta 8 gniazd na karty rozszerzaj ce. W gniazdach tych mo na byáo umieszczaü karty 8-bitowe (tzw. krótkie), charakteryzuj ce si pojedynczym zá czem grzebieniowym. Rysunek 2.3. Gniazdo 8-bitowej magistrali zewn trznej
Rozdziaä 2. i Architektury komputerów PC 65 Teoretycznie jest caákowicie oboj tne, w którym z gniazd umieszczona zostaáa dana karta, bowiem wszystkie wyprowadzenia poá czone byáy równolegle (wyj tek stanowiáo zá cze J8 w starszych modelach XT). Niektóre karty umieszczone zbyt blisko siebie mogáy wza- jemnie zakáócaü swoj prac . Uwaga ta nie straciáa aktualno ci do dnia dzisiejszego, chocia odnosi si obecnie raczej do magistrali PCI. Krótki opis sygnaáów 8-bitowej magistrali ISA przedstawia poni sze zestawienie: ±5 V, ±12 V Komplet napi ü zasilaj cych, z których mog korzystaü karty rozszerze . GND Masa zasilania. OSC Sygnaá zegara systemowego 14,318180 MHz; ten sam sygnaá, po podzieleniu cz stotliwo ci przez 3, otrzymuje procesor. IRQ2 – IRQ7 Interrupt Request — linie zgáosze przerwa sprz towych. Kanaáy 0 (zegar systemowy) i 1 (klawiatura) obsáuguj urz dzenia zainstalowane na páycie gáównej, tak wi c nie zostaáy wyprowadzone. DRQ1 – DRQ3 DMA Request — linie zgáosze dania przydziaáu kanaáu 1, 2 lub 3 DMA. Kanaá 0 DMA jest ju zaj ty (obsáuguje od wie anie pami ci), nie zostaá wi c wyprowadzony. ~DACK1 – DMA Acknowledge — odpowiadaj ce liniom DRQn linie – ~DACK3 potwierdzenia przyj cia dania obsáugi kanaáem DMA. ~DACK0 Sygnaá, który mo e byü wykorzystany przez karty posiadaj ce wáasn pami ü dynamiczn do jej od wie ania. Pojawia si on równolegle z odbywaj cymi si z udziaáem kanaáu 0 DMA cyklami od wie ania pami ci na páycie gáównej. ~IOR I/O Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej wej cia-wyj cia w celu odczytu. ~IOW I/O Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej wej cia-wyj cia w celu zapisu. ~MEMR Memory Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej pami ci w celu odczytu. ~MEMW Memory Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej pami ci w celu zapisu. RESET Przekazuje kartom rozszerze sygnaá generowany na páycie po naci ni ciu przycisku RESET.
66 Anatomia PC. Kompendium A0 – A19 20-bitowa magistrala adresowa komputera. Stan linii A0 – A19 odzwierciedla stan wyprowadze A0 – A19 procesora 8086/8088 lub jest wytwarzany przez ukáad kontrolera DMA. D7 – D0 Dwukierunkowa, o miobitowa magistrala danych. ALE Address Latch Enable — sygnaá wytwarzany przez kontroler magistrali 8288; informuje o ustabilizowaniu adresu na magistrali adresowej, co jest jednocze nie poleceniem dla ukáadów kart rozszerze , e nale y podj ü dekodowanie adresu i prób „dopasowania go” do wáasnej przestrzeni adresowej. I/O CHRDY I/O Channel Ready — poziom sygnaáu na tej linii sprawdzany jest przez procesor lub kontroler DMA w ka dym cyklu dost pu do urz dze wej cia-wyj cia. Powolne ukáady peryferyjne mog w ten sposób sygnalizowaü konieczno ü wprowadzenia przez urz dzenie daj ce dost pu (tj. procesor lub kontroler DMA) tzw. cykli oczekiwania, czyli dodatkowych, „pustych” cykli zegarowych (Wait States) w oczekiwaniu na dane. Poziom logicznej 1 oznacza gotowo ü urz dzenia, logiczne 0 wymusza oczekiwanie. ~I/O CHK I/O Channel Check — ukáady zamontowane na kartach rozszerze mog t drog zgáaszaü páycie gáównej swoje niedomagania wykluczaj ce je z dalszej pracy. Sygnaá aktywny (tj. zero logiczne) powoduje wygenerowanie przerwania 2 (INT 2), a wi c uruchomienie takiej samej akcji, jak w przypadku bá du parzysto ci pami ci na páycie (wy wietlenie odpowiedniego komunikatu i zatrzymanie systemu). AEN Wysoki poziom logiczny na tej linii oznacza, e kontroler DMA przej á kontrol nad magistralami systemowymi (ko cówki procesora znajduj si w stanie wysokiej impedancji). T/C Terminal Count — sygnaá generowany przez kontroler DMA. Wskazuje na zako czenie cyklu dost pu DMA (wykonanie zaprogramowanej liczby transmisji). Karty rozszerze s niezmiernie wa nym elementem architektury komputera. Zapewniaj one w zasadzie nieograniczon elastyczno ü w projektowaniu urz dze peryferyjnych, które z punktu widzenia oprogramowania b d si zachowywaáy tak, jak gdyby znajdo- waáy si na páycie gáównej. Model AT Na páycie gáównej komputerów AT mo na byáo znale ü oprócz procesora ju tylko kilka ukáadów scalonych wysokiej skali integracji. Nie oznaczaáo to bynajmniej, e nast piáy jakie gruntowne zmiany w stosunku do architektury pierwowzoru, w którym mo na byáo
Rozdziaä 2. i Architektury komputerów PC 67 jednoznacznie zlokalizowaü wszystkie charakterystyczne ukáady scalone. Podwy szenie skali integracji byáo zabiegiem technologicznym i nie naruszaáo w aden sposób peánej zgodno ci funkcjonalnej elementów systemu. W modelu AT wprowadzono oczywi cie pewne unowocze nienia — inaczej nie mo na by przecie mówiü o nowym modelu. Oto ogólna sylwetka architektury AT, okre lanej te mianem ISA (Industry Standard Architecture):  Procesor otrzymuje sygnaá taktuj cy z ukáadu 82284, b d cego nast pc 8284 (stosowanego z procesorami 8086/8088). Procesory 80286 w pierwszych modelach AT taktowane byáy sygnaáem 6 MHz. Pó niej na rynku znalazáy si ukáady scalone 80286 produkcji firmy Harris, daj ce si taktowaü zegarem 25 MHz. Do wy szej cz stotliwo ci zegarowej musiaáy zostaü przystosowane równie inne elementy architektury, a nie tylko sam procesor.  24-bitowa magistrala adresowa komputera AT pokrywa przestrze adresow do 16 MB, co jednak wymaga oprogramowania wykorzystuj cego tzw. chroniony tryb pracy procesora (Protected Mode). W zgodnym z 8086/8088 trybie rzeczywistym (Real Mode) wykorzystanych jest tylko 20 linii adresowych.  Do wspóápracy z ukáadem 80286 przewidziano koprocesor arytmetyczny 80287, dla którego zamontowano dodatkow podstawk na páycie gáównej.  W modelu AT mo emy wyró niü nast puj ce magistrale:  Magistral lokaln (24 linie adresowe i 16 linii danych) poá czon bezpo rednio z procesorem.  Poprzez zastosowanie rejestrów zatrzaskowych uzyskuje si ustabilizowan magistral systemow . Stanowi ona kopi cz ci magistrali lokalnej (kompletna szyna danych plus linie adresowe A0 – A19).  Magistrala X obsáuguje komunikacj z ROM-BIOS oraz z portami ukáadów umieszczonych na páycie gáównej (ale nie z rozszerzeniami BIOS na kartach).  Linie magistrali systemowej z obwodami pami ci dynamicznej (poprzez ukáady adresowania wierszy i kolumn pami ci) á czy magistrala pami ciowa.  Magistrala L wyprowadza linie A17 – A23 magistrali lokalnej do gniazd rozszerzaj cych (tj. magistrali zewn trznej).  Magistrala zewn trzna, która stanowi wyprowadzenie 24-bitowej systemowej szyny adresowej, 16-bitowej szyny danych i wi kszo ci sygnaáów systemowej szyny steruj cej. Jedynymi ukáadami mog cymi przej ü peán kontrol nad magistralami systemowymi (tzn. inicjowaü transmisj i decydowaü o jej kierunku) s procesor i kontroler DMA. Przy- wileju tego nie ma aden inny procesor zamontowany na karcie rozszerze . Magistrala zewn trzna wyprowadza co prawda sygnaá ~MASTER, ale procedura przej cia sterowania rozpoczyna si od wymiany sygnaáów uzgodnienia z kontrolerem DMA, który to dopiero odá cza procesor systemowy od magistral.
68 Anatomia PC. Kompendium  Dla zwi kszenia liczby kanaáów IRQ (linii przyjmuj cych zgáoszenia przerwa sprz towych) wprowadzony zostaá drugi ukáad 8259A (Slave). Jest on podá czony do jednego z wej ü ukáadu gáównego (Master). Komputer AT dysponuje dzi ki temu 15 kanaáami IRQ o nast puj cym przyporz dkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 08h Zegar systemowy 1 09h Klawiatura 2 0Ah Wyj cie kaskadowe do ukáadu Slave 3 0Bh COM2 4 0Ch COM1 5 0Dh LPT2 6 0Eh Kontroler nap du dysków elastycznych 7 0Fh LPT1 8 70h Zegar czasu rzeczywistego 9 71h Wywoáuje przerwanie IRQ2 10 72h Zarezerwowane 11 73h Zarezerwowane 12 74h Zarezerwowane 13 75h Koprocesor arytmetyczny 14 76h Kontroler dysku twardego 15 77h Zarezerwowane (A) Wektor oznacza numer indeksu wskazuj cego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwa . Tablica ta znajduje si w pami ci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentuj ce kolejne adresy. Do grupy przerwa sprz towych nale y te przerwanie niemaskowalne (NMI), które nie jest jednak obsáugiwane przez aden z kontrolerów 8259A.  System DMA tak e otrzymaá dodatkowe wsparcie w postaci drugiego ukáadu scalonego 8237A zainstalowanego dla potrzeb transmisji 16-bitowych. Kanaáy DMA zostaáy przydzielone w nast puj cy sposób: Kanaä Szeroko è w bitach Przeznaczenie 0 8 Zarezerwowany 1 8 Ukáad transmisji synchronicznej SDLC 2 8 Kontroler nap du dysków elastycznych 3 8 Zarezerwowany 4 – Kaskada 5 16 Zarezerwowany
Rozdziaä 2. i Architektury komputerów PC 69 Kanaä Szeroko è w bitach Przeznaczenie 6 16 Zarezerwowany 7 16 Zarezerwowany  Programowalny ukáad czasowy 8253 zostaá zast piony unowocze nionym modelem 8254, którego trzy niezale ne kanaáy obsáuguj nast puj ce urz dzenia: Kanaä Przeznaczenie 0 Generacja sygnaáu IRQ0 (zegar systemowy) 1 Od wie anie pami ci 2 Obsáuga gáo nika  Zrezygnowano z usáug wi kszo ci mikroprzeá czników (DIP) dla ustalania parametrów konfiguracyjnych systemu. Ich miejsce zaj áa podtrzymywana bateryjnie pami ü CMOS (ukáad scalony MC146818). Przy okazji tych zmian wprowadzony zostaá zegar czasu rzeczywistego, pracuj cy równie przy wyá czonym komputerze (podtrzymywanie bateryjne). W modelu XT zegar pracowaá tylko od wá czenia do wyá czenia komputera.  Magistrala zewn trzna otrzymaáa dost p do wszystkich 16 bitów systemowej szyny danych oraz wzbogacona zostaáa o kilka nowych sygnaáów steruj cych. Do wszystkich ukáadów scalonych stanowi cych skáadowe systemu mo na si odwoáywaü przez porty umieszczone w przestrzeni adresowej wej cia-wyj cia. Procesor 80286 Pod wzgl dem budowy wewn trznej procesor 80286 nie ró ni si w istotny sposób od swego poprzednika. Nowo ci jest jedynie wprowadzenie tzw. chronionego trybu pracy (Protected Mode). Jego istota polega na implementacji sprz towej kontroli dost pu do okre lonych obszarów pami ci. Mechanizmy te znajduj zastosowanie w pracy wieloza- daniowych systemów operacyjnych. Ukáad 80286 dysponuje specjalnym, dodatkowym zestawem rozkazów przeznaczonych do obsáugi tego trybu pracy. Poza nim (tj. w trybie rzeczywistym Real Mode) procesor nadal dysponuje list rozkazów zgodn z 8086, ale poszerzon o kilka nowych polece . Nie mogáy byü one jednak wykorzystane w aplikacjach zachowuj cych „zgodno ü w dóá” do poziomu XT. Poszerzona do 24 bitów magistrala adresowa pokrywaáa przestrze 16 MB. Z obszaru tego mo na byáo jednak korzystaü wyá cznie w trybie chronionym. W trybie rzeczywistym trzeba si byáo zadowoliü zakresem adresowania zgodnym z 8086, tj. 1 MB. Sposób genera- cji adresu fizycznego pozostaá bez zmian. W trybie rzeczywistym 80286 zachowywaá si po prostu jak szybki 8086. Na zwi kszenie efektywnej szybko ci przetwarzania miaáo wpáyw nie tylko podniesienie cz stotliwo ci taktuj cej (standardowo do 6, 8 lub 12 MHz,
70 Anatomia PC. Kompendium w skrajnym przypadku do 25 MHz), ale równie poprawki w konstrukcji wewn trznej procesora oraz zmodyfikowana obsáuga magistrali. Obszar przestrzeni adresowej dla urz dze wej cia-wyj cia jest zgodny z mo liwo- ciami procesora 8086; teoretycznie mo na obsáu yü 64 K portów 8-bitowych o adresach 0 – 65535, 32 K portów 16-bitowych o parzystych adresach 0, 2, 4, …, 65534 lub ich kombinacje w zakresie do 64 K. Podobnie jednak jak w modelu XT, wbudowany w páyt dekoder adresów wej cia-wyj cia rozpoznaje tylko 1024 z nich — s to porty ulokowane w zakresie 0 – 1023 (000h – 3FFh). Ukáad 8086 miaá mo liwo ü samodzielnego wytwarzania sygnaáów sterowania magistral , co umo liwiaáo rezygnacj z udziaáu kontrolera 8288. Procesor 80286 nie ma takiej mo li- wo ci i musi wspóápracowaü z odpowiadaj cym mu kontrolerem magistrali 80288. Magistrala ISA 16-bitowa Podobnie jak w modelu PC/XT, wi ksza cz ü sygnaáów magistrali systemowej wypro- wadzona jest do gniazd, w których mo na umieszczaü karty rozszerze . W przypadku architektury AT magistrala zewn trzna jest ju jednak 16-bitowa. Gniazda rozszerzaj ce (rysunek 2.4) podzielone s na dwie cz ci; pierwsza, 62-stykowa, jest zgodna (z wy- j tkiem sygnaáów 0WS i REF) z 8-bitow magistral XT, druga stanowi jej 36-stykowe uzupeánienie. Páyty gáówne komputerów AT miaáy na ogóá kilka zá czy 16-bitowych i jedno lub dwa 8-bitowe. Poni ej omówione zostan dodatkowe linie rozszerzaj ce. Znaczenie pozostaáych sygnaáów jest takie samo, jak w przypadku magistrali XT. ~0WS 0 Wait States — karta rozszerze sygnalizuje, e jest dostatecznie szybka, aby byü obsáugiwan bez dodatkowych cykli oczekiwania. ~REF Refresh — sygnaá ten informuje, e w danym momencie odbywa si cykl od wie ania pami ci dynamicznej na páycie gáównej. Jego ródáem nie jest kanaá 0 DMA, lecz jeden z generatorów ukáadu 8254 (Timer) lub specjalizowane ukáady obsáuguj ce sam pami ü. LA17 – LA23 Large Address — siedem najbardziej znacz cych linii 24-bitowej szyny adresowej procesora. Linie LA17 – LA19 pokrywaj si logicznie z liniami A17 – A19 w cz ci 8-bitowej zá cza, z t ró nic , e adres na liniach LAnn wystawiany jest wcze niej. Vcc Napi cie zasilaj ce (+5 V). SD8 – SD15 System Data — bardziej znacz cy bajt 16-bitowej systemowej szyny danych AT. ~SBHE System Bus High Enable — sygnaá ten jest wystawiany przez procesor lub kontroler DMA podczas procesu przekazywania danych 16-bitowych z udziaáem bardziej znacz cego bajtu magistrali, tj. SD8 – SD15.
Rozdziaä 2. i Architektury komputerów PC 71 Rysunek 2.4. Gniazdo 16-bitowej magistrali zewn trznej ~MEMCS16 Sygnaá generowany jest przez karty rozszerze , które gwarantuj dost p do pami ci w trybie 16-bitowym. Karta 16-bitowa, która nie odpowie w odpowiednim momencie wystawieniem niskiego poziomu logicznego na linii ~MEMCS16, b dzie obsáugiwana tak jak 8-bitowa. Je eli karta 8-bitowa zostanie umieszczona w zá czu 16-bitowym, to sygnaá ~MEMCS16 b dzie nieaktywny (na niepodá czonej linii ustala si wysoki poziom logiczny), co umo liwia automatyczn detekcj rozmiaru karty. ~I/O CS16 Sygnaá ten generowany jest przez karty rozszerze , które gwarantuj dost p do przestrzeni wej cia-wyj cia w trybie 16-bitowym. Obowi zuj tu te same uwagi, co dla sygnaáu ~MEM CS16. ~MEMR Memory Read — stan aktywny tej linii (niski poziom logiczny) oznacza danie odczytu (CPU lub DMA) z pami ci z zakresu 0 – 16 MB. Sygnaá ~SMEMR w 8-bitowej cz ci zá cza generowany jest wyá cznie przy odczytach w przestrzeni
72 Anatomia PC. Kompendium adresowej 0 – 1 MB, za przy próbie dost pu do pami ci powy ej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). ~MEMW Memory Write — stan aktywny tej linii (niski poziom logiczny) oznacza danie odczytu (CPU lub DMA) z pami ci z zakresu 0 – 16 MB. Sygnaá ~SMEMW w 8-bitowej cz ci zá cza generowany jest wyá cznie przy odczytach w przestrzeni adresowej 0 – 1 MB, za przy próbie dost pu do pami ci powy ej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). DRQ5 – 7, 16-bitowe kanaáy DMA udost pniane przez dodatkowy ukáad ~DACK5 – 7 kontrolera DMA 8237A (Slave). IRQ10 – 12, Interrupt Request — linie zgáosze przerwa sprz towych ~IRQ14 – 15 obsáugiwane przez dodatkowy kontroler 8259A (Slave). Nie jest wyprowadzana linia IRQ13, przypisana standardowo obsáudze znajduj cego si na páycie gáównej koprocesora arytmetycznego. DRQ0, DMA Request — DMA Acknowledge. 8-bitowy kanaá obsáugi ~DACK0 DMA powstaáy po zlikwidowaniu pochodz cego z architektury XT mechanizmu od wie ania pami ci kanaáem DMA. ~MASTER Sygnaá umo liwiaj cy przej cie sterowania systemem przez procesor znajduj cy si na karcie rozszerze . Ukáadowi takiemu nale y wpierw przyporz dkowaü jeden z kanaáów DMA. Kontroler DMA przeprowadza rutynowo proces odá czania procesora zainstalowanego na páycie gáównej (sekwencja sygnaáów HRQ i HLDA) przed wysáaniem sygnaáu ~DACK do chc cego zawáadn ü magistralami procesora. Ten reaguje uaktywnieniem linii ~MASTER (tj. sprowadzeniem jej do poziomu zera logicznego) i przejmuje sterowanie systemem. Komputery z procesorami 386, 486 i Pentium Modele AT z procesorem 80286 wyparte zostaáy przez komputery wyposa one w pro- cesory 80386 i 80486, a po nich nadeszáy kolejne generacje Pentium. Páyty takie cechowaáy 32-bitowe magistrale systemowe. Gniazda kart rozszerze ISA miaáy jednak nadal jedynie 16 linii danych i 24 linie adresowe. àamanie i przesuwanie bajtów dokonywane byáo w specjalnych ukáadach po rednicz cych mi dzy magistral systemow a zewn trzn . 32-bitowe modele AT nie ró niáy si zbytnio od swych 16-bitowych poprzedników. Wzrost mocy obliczeniowej osi gany byá gáównie dzi ki podniesieniu ró nych cz stotliwo ci tak- tuj cych, co poci gaáo za sob w oczywisty sposób przyspieszenie pracy magistral. Najwi kszym problemem architektury AT pozostaáa do samego ko ca magistrala zew- n trzna (ISA). Decydowaáy o tym dwa gáówne czynniki: jej szeroko ü i szybko ü pracy.
Rozdziaä 2. i Architektury komputerów PC 73 Na kartach rozszerze montowane byáy kontrolery urz dze peryferyjnych wymieniaj - cych dosyü intensywnie dane z pami ci . Mowa tu w szczególno ci o kontrolerach dys- ków twardych, kartach sieciowych i graficznych. Drugim hamulcem byáa cz stotliwo ü taktowania magistrali zewn trznej. Producenci chc cy przestrzegaü zgodno ci ze specyfika- cj ISA musieli limitowaü szybko ü jej pracy do warto ci poni ej 8,33 MHz. Warto ü stan- dardowa mie ciáa si zwykle w zakresie 6 – 8 MHz. Jedynie w modelach 486DX-50 MHz warto ü ta podniesiona zostaáa do 12,5 MHz. Doszáo do sytuacji, i stosunkowo szybkie ukáady peryferyjne nie wsz dzie mogáy byü wykorzystane, a podnoszenie cz stotliwo ci pracy magistrali nie gwarantowaáo nieza- wodnej pracy znajduj cych si na rynku kart starszego typu. Rozwi zanie powy szych problemów w ramach architektury AT nie byáo mo liwe i konie- czne staáo si wprowadzenie nowej magistrali zewn trznej. Z tego te wzgl du powstaáo wiele konkurencyjnych standardów, z których tylko nieliczne ugruntowaáy sw pozycj na rynku (rysunek 2.5). Ka dy z nich generowaá fal kart rozszerze nowego typu, obsáugu- j cych stale rosn c gam urz dze peryferyjnych. Rysunek 2.5. Zastosowania procesorów w ramach architektur PC Przed przej ciem do bardziej szczegóáowego omówienia standardów magistral nast puj - cych po ISA podajmy w formie porównania ich teoretyczne przepustowo ci maksymalne. Przegl daj c tabel na nast pnej stronie, nale y pami taü, e magistrala MCA — b d c magistral asynchroniczn , wyposa on w mechanizmy arbitra u — nie ma sztywno ustalonego limitu przepustowo ci i w zale no ci od wersji magistrali oraz mo liwo ci zain- stalowanych kart rozszerze jej przepustowo ü mo e si znacznie zmieniaü. Nale y te pa- mi taü, e magistrala AGP mo e obsáugiwaü tylko jedno urz dzenie (doáo enie drugiego gniazda AGP wymaga u ycia osobnego kontrolera) i u ywana jest wyá cznie do obsáugi kart graficznych, podczas gdy wszystkie inne magistrale maj charakter uniwersalny i mog sáu yü do podá czania urz dze ró nego typu.
74 Anatomia PC. Kompendium Standard Przepustowo è magistrali ISA 8,33 MB/s EISA 33 MB/s MCA 20 MB/s VESA Local Bus 64 MB/s do 120 MB/s PCI 132 MB/s AGP 264 MB/s do 2112 MB/s PCI-X 132 MB/s do 1024 MB/s PCI Express 256 MB/s do 8192 MB/s (w jednym kierunku) PCI Express 2.0 512 MB/s do 16384 MB/s (w jednym kierunku) EISA Jednym ze standardów, któremu udaáo si (przynajmniej na pewien czas) opanowaü rynek PC, byáo rozszerzenie EISA (Extended Industry Standard Architecture). Jego powstanie stanowiáo istotny krok na drodze do wykorzystania peánych mo liwo ci procesorów 32-bitowych. System ten znalazá zastosowanie gáównie w sektorze serwerów sieciowych. Architektura EISA byáa dosyü kosztowna ze wzgl du na swoje skomplikowanie, wynika- j ce z ch ci zachowania mo liwo ci wspóápracy z dotychczas stosowanymi peryferiami ISA. Kontroler magistrali musiaá ka dorazowo decydowaü, czy bie c operacj mo na przeprowadziü w trybie 32-bitowym czy te nale y symulowaü 16-bitowy tryb pracy. To samo dotyczyáo kontrolera DMA. W razie potrzeby 32-bitowy kontroler DMA emu- lowaá prac swego 8-bitowego poprzednika. Mimo i technologia ta nigdy nie nale aáa do tanich, ogromna konkurencja na rynku pro- ducentów osprz tu EISA doprowadziáa do istotnego spadku cen i pewnej popularyzacji systemu. Wytwórcy sprz tu standardu EISA reklamowali jego kompatybilno ü z kartami ISA. Speánienie tego wymogu dawaáo posiadaczowi páyty gáównej EISA i kart rozszerze ISA pewno ü, i wszystko b dzie doskonale wspóápracowaü (tyle tylko, e nic na tym nie zyskiwaá). Dopiero wyposa enie páyty ze zá czami EISA w karty standardu EISA udo- st pniaáo peáne mo liwo ci systemu. W chwili obecnej trudno byáoby znale ü producenta peryferiów z tym zá czem, gdy wiat PC zdominowaáa magistrala PCI. Zmiany wprowadzone przez EISA w stosunku do ISA nie miaáy charakteru rewolucyj- nego, a raczej powa nej operacji kosmetycznej i dotyczyáy obszarów wyszczególnionych w kolejnych punktach. Wieloprocesorowo è Dowolny kontroler (procesor) umieszczony na jednej z kart rozszerze EISA ma nieogra- niczone mo liwo ci sterowania magistral systemow . Oznacza to, e w systemie mog wspóápracowaü ró ne procesory maj ce dost p do tych samych zasobów komputera, takich
Rozdziaä 2. i Architektury komputerów PC 75 jak dyski, pami ü itp. System przydziaáu magistral kolejnym procesorom jest dosyü roz- budowany i ma charakter hierarchiczno-priorytetowy. Magistrala zewnötrzna Karty rozszerze EISA maj do dyspozycji (oprócz wielu sygnaáów steruj cych) 32 bity systemowej szyny adresowej i 32 bity systemowej szyny danych. Na magistral zewn trzn EISA skáada si 98 sygnaáów standardu ISA oraz 90 nowych linii. Nie wszystkie nowe sygnaáy s jednoznacznie zdefiniowane. Producentom wyspecjalizowanych kart pozosta- wiono miejsce na wáasne rozwi zania. Aby zachowaü wymóg zgodno ci z kartami ISA, gniazda EISA maj szczególn kon- strukcj . Styki uáo one s na dwóch poziomach. Poziom górny dostarcza wszystkich sygnaáów standardu ISA, natomiast w dolnym (poáo onym w gá bi gniazda) rozlokowane s ko cówki EISA. Normalna karta ISA nie mo e byü wsuni ta tak gá boko, by si gn ü linii dodatkowych styków — uniemo liwiaj to poprzeczne zapory. Nie s one jednak prze- szkod dla kart EISA, maj cych w odpowiednich miejscach wyci cia. Kontroler DMA Bardzo istotne zmiany wprowadzono w systemie DMA. Nie ma w nim ju znanych ze standardu ISA ogranicze obj to ci przesyáanych danych do bloków po 64 KB (128 KB w kanaáach 16-bitowych). Wykorzystywane s peáne mo liwo ci 32-bitowej szyny adre- sowej, tzn. teoretycznie mo liwe s transfery bloków o wielko ci do 4 GB. Aby zachowaü zdolno ü obsáugi kart ISA, stosowany w architekturze EISA nowoczesny, 32-bitowy kon- troler DMA ma mo liwo ü pracy w trybie ukáadu 8237A. Ka dy z siedmiu kanaáów DMA mo e wi c obsáugiwaü urz dzenia 8-, 16-, i 32-bitowe. Zmieniono te sposób przydziaáu kanaáów urz dzeniom. W miejsce staáych priorytetów poszczególnych kanaáów wprowadzono system rotacyjny. Byá to krok w stron systemów wielozadaniowych i wieloprocesorowych, który miaá uniemo liwiü trwaáe blokowanie kanaáów przez uprzywilejowane urz dzenie. Kontroler przerwaþ sprzötowych System EISA dysponuje, podobnie jak ISA, 15 kanaáami IRQ. Istotnym novum byáa natomiast zmiana sposobu wyzwalania przerwa . Standard ISA u ywaá zboczy impulsu, co jest metod bardzo podatn na zakáócenia. EISA wymaga od zgáaszaj cego przerwanie urz dzenia utrzymania aktywnego poziomu sygnaáu, tj. przekroczenia okre lonego poziomu napi cia, a nie tylko jego wzrostu. Kontroler magistral Wszystkie magistrale EISA s 32-bitowe. Procesory 80386 i 80486 maj poza tym mo li- wo ü u ytkowania magistral w specjalnym trybie nast puj cych po sobie kolejnych cykli dost pu (Burst), co oznacza osi ganie adresowanego obiektu w jednym takcie zegarowym.
76 Anatomia PC. Kompendium Dla porównania, magistrala AT potrzebuje, w najlepszym razie (bez cykli oczekiwania), czterech taktów zegara. Ze wzgl du na konieczno ü zachowania kompatybilno ci magi- strala zewn trzna EISA pracuje z maksymaln pr dko ci 8,33 MHz, natomiast dost p do pami ci odbywa si ju z peán cz stotliwo ci zegara CPU. Najbardziej skomplikowan cz ci systemu EISA jest wi c niew tpliwie kontroler magi- stral. Musi on umieü odró niü od siebie pojedyncze cykle ISA i EISA, przeá czaü szyn w tryb burst oraz przeprowadzaü áamanie i skáadanie bajtów przy dost pie do obiektów 8- i 16-bitowych. Pamiöè konfiguracji 64 bajty pami ci konfiguracji znane z architektury AT zast pione zostaáy przez 4 KB w standardzie EISA. Pami ü ta przechowuje nie tylko informacje o konfiguracji páyty gáównej, ale i o zainstalowanych kartach. W systemie EISA nie ma adnych przeá cz- ników konfiguruj cych (DIP) ani zwor; konfigurowanie systemu odbywa si caákowicie programowo. MCA Architektura MCA (Micro Channel Architecture) byáa wytworem firmy IBM i zostaáa po raz pierwszy wprowadzona w modelach PS/2. Miaá w niej miejsce zdecydowany odwrót od tradycji upartego trzymania si (w celu zachowania kompatybilno ci) standardu ISA. Dotyczy to zarówno cech logicznych architektury, jak i nowej geometrii kart i zá czy, która wykluczaáa wspóáprac z osprz tem ISA. Polityka koncernu IBM poszáa w tym przypadku w zupeánie innym kierunku. Wszystkie charakterystyczne cechy systemu zostaáy opatentowane, a licencje na produkcj urz dze w tym standardzie wydawane byáy dosyü sk po. Miaáo to oczywi cie na celu utrzymanie monopolu w tej dziedzinie, co niew t- pliwie si udaáo. Niestety, ka de rozwi zanie ma i zalety, i wady, a przyj ta metoda nie wyszáa na dobre propagowaniu tej technologii. Brak konkurencji na rynku producentów utrzymywaá stosunkowo wysokie ceny i hamowaá sprzeda wyrobów. Ponadto domina- cja IBM w tym sektorze staáa si inspiracj do rozwijania konkurencyjnych technologii. Jako obrona rynku producentów przed monopolem IBM powstaáa mi dzy innymi archi- tektura EISA. MCA byáa ukierunkowana wyra nie na potrzeby systemów wielozadaniowych typu OS/2 i 32-bitowych procesorów 80386 i 80486. Mimo ogromnych ró nic architektonicznych, programy pracuj ce na urz dzeniach PS/2 i pod nadzorem systemu MS-DOS nie spra- wiaáy adnych trudno ci, jak dáugo tylko nie si gaáy bezpo rednio do rejestrów. Dla u ytkownika poruszaj cego si na poziomie systemu operacyjnego i aplikacji jedno- znaczne okre lenie rodzaju architektury páyty gáównej nigdy nie byáo rzecz áatw . Je eli pomin ü ewidentne ró nice wynikaj ce ze wzrostu mocy obliczeniowej systemu, jedy- nym sposobem poznania architektury komputera (bez zdejmowania obudowy) pozostanie zawsze si gni cie do programów diagnostycznych.
Rozdziaä 2. i Architektury komputerów PC 77 Przepustowo ü magistrali zewn trznej MCA si gaáa 20 MB/s. Szybka jak na owe czasy, bo pracuj ca w takt zegara procesora, byáa magistrala lokalna á cz ca go z pami ci . Magistrala systemowa miaáa co prawda szeroko ü 32 bitów (zarówno w cz ci adreso- wej, jak i danych), ale byáa taktowana zegarem 10 MHz. Na ka d transmisj przypadaáy niestety a dwa cykle zegarowe (dla porównania: ISA — 4 cykle, EISA — 1 cykl). Gruntownie zmodyfikowany zostaá system DMA. Po pierwsze, w transmisjach DMA u y- wano wyá cznie peánego 32-bitowego adresu pokrywaj cego caá przestrze adresow systemu. Zrezygnowano z emulowania 8- i 16-bitowego trybu ukáadu 8237A. Po drugie (co byáo absolutnym novum), dozwolono, by jednocze nie byá aktywny ka dy z o miu kanaáów DMA. Nie trzeba chyba dodawaü, jak wielkie znaczenie ma taka cecha dla sys- temów wielozadaniowych. System przerwa sprz towych zapewniaá obsáug 255 urz dze . Osi gni to to dzi ki wprowadzeniu wyzwalania poziomem (a nie zboczem, jak to ma miejsce w architekturze ISA) i dopuszczeniu do podziaáu jednego kanaáu pomi dzy wiele urz dze . Wyzwalanie przerwania poziomem sygnaáu jest warunkiem mo liwo ci obsáugi przerwania w syste- mach wieloprocesorowych, gdy przerwanie musi pozostaü zgáoszone do momentu, gdy przyjmie je jeden z procesorów. Zgáoszenie przerwania zboczem mogáoby w takim przy- padku doprowadziü do „zgubienia” zgáoszenia przerwania. Centralny procesor na páycie gáównej (Host CPU) mógá byü wspomagany przez 16 dodat- kowych mikroprocesorów umieszczonych na kartach rozszerze . Dla potrzeb wzajemnej komunikacji mi dzy procesorami, uwzgl dnienia ich priorytetów i implementacji mecha- nizmu przydziaáu czasu dedykowano specjaln 4-bitow szyn steruj c . Karty rozszerze systemu MCA nie byáy ju anonimowe. Ka da z nich miaáa swój nie- powtarzalny numer identyfikacyjny — produktom innych wytwórców nadawane byáy numery uzgadniane centralnie z IBM. System ten umo liwiaá jednoznaczn identyfikacj rodzaju karty. Jej konfiguracja odbywaáa si wyá cznie w drodze dialogu z programem instalacyjnym. Na karcie brakowaáo jakichkolwiek zwor i przeá czników. Informacja o konfiguracji karty przechowywana byáa w systemowej pami ci CMOS. Nale y nadmie- niü, e konstrukcja zá czy MCA umo liwia stosowanie nie tylko kart 32-bitowych, ale i ich uproszczonych wersji o szeroko ci 8 i 16 bitów. Równie pojedyncze gniazda magistrali zewn trznej zacz áy byü identyfikowane w ramach systemu. Daáo to mo liwo ü programowego (bez otwierania obudowy komputera) odá - czania karty tkwi cej fizycznie w zá czu, co umo liwia znaczne uelastycznienie konfigu- racji sprz towej. W systemie mogáy byü na staáe zamontowane wykluczaj ce si wzajem- nie karty. W stosownym momencie mo na byáo aktywowaü jedn z nich bez potrzeby si gania po rubokr t. System zbudowany w oparciu o architektur ISA reagowaá bardzo radykalnie na stwier- dzenie bá du dziaáania pami ci podczas jej kontroli po wá czeniu. Zaáadowanie systemu operacyjnego nie mogáo mieü miejsca, je li stwierdzono niesprawno ü choüby jednej komórki pami ci. System MCA byá pod tym wzgl dem mniej rygorystyczny i tolerowaá drobne ubytki w pami ci operacyjnej. W takim przypadku caáa dost pna pami ü powy ej miejsca uszkodzenia ulegaáa logicznemu przeadresowaniu. Segment o dáugo ci 64 KB,
78 Anatomia PC. Kompendium w którym stwierdzono uszkodzenie, byá przesuwany na koniec przestrzeni adresowej i deaktywowany. Powstaá luk wypeániano innym sprawnym segmentem. Architektura MCA si gn áa po rozwi zania, które dzi wydaj si oczywiste. Aby nie blo- kowaü gniazd magistrali zewn trznej, wiele elementów architektury, takich jak zá cza sze- regowe i równolegáe czy karta VGA, zostaáo zintegrowanych z páyt gáówn . U ytkownik miaá oczywi cie mo liwo ü ich zablokowania i skorzystania z odpowiednich kart. VESA Zgodnie z zasad , e gdzie dwóch si bije, tam trzeci korzysta, du e powodzenie zdobyáy ró ne systemy 32-bitowych szyn lokalnych (Local Bus). Pocz tkowo ka dy z producentów preferowaá swój standard. Z czasem spo ród bogactwa rozmaitych rozwi za na czoáo wysun á si zdecydowanie pseudostandard VESA (rysunek 2.6), stworzony przez organi- zacj o nazwie Video Electronics Standards Association, w której gáówny udziaá miaáa firma NEC. „Pseudo”, gdy peryferia nosz ce znamiona VESA wcale nie musiaáy (do czasu normalizacji3) pracowaü poprawnie w dowolnej páycie gáównej VESA. Rysunek 2.6. Architektura komputera z magistral VESA Pod nazw VESA (lub VLB, VESA Local Bus) stworzony zostaá system 32-bitowej szyny lokalnej dedykowanej w zasadzie obsáudze tylko dwóch urz dze — karty graficznej i kon- trolera dysków. 3 Oficjalna specyfikacja standardu VESA 1.0 zostaáa opublikowana we wrze niu 1992 roku.
Rozdziaä 2. i Architektury komputerów PC 79 Architektura VLB byáa niezmiernie mocno zwi zana ze sprz tem z uwagi na bezpo rednie poá czenie z magistral lokaln procesora i486. Rozwi zanie takie zapewniaáo stosunkowo niski koszt jej implementacji w systemach 386/486. To silne powi zanie sprawiáo jednak, e magistrala VLB umaráa mierci naturaln w momencie wyj cia z u ycia procesorów tej generacji, gdy stosowanie jej w systemach opartych na procesorach klasy Pentium wi zaáo si z wykorzystaniem ukáadów mostkuj cych, które z jednej strony zwi kszaáy koszt takiego rozwi zania powy ej poziomu kosztów implementacji magistrali PCI, a z dru- giej — niwelowaáy pr dko ü dziaáania magistrali VLB, czyni c j mniej wi cej tak samo szybk , jak magistrala PCI. Struktura VLB byáa swego rodzaju dodatkiem do architektury ISA, gdy — nie narusza- j c cech standardu — wymagaáa dobudowania na zwykáej páycie AT od jednego do trzech 32-bitowych zá czy VLB. Magistrala zewn trzna taktowana byáa wi c zegarem procesora, ale nie mogáa wykraczaü poza 40 MHz. Stosowanie kart VLB w systemach o magistrali taktowanej zegarem 33 MHz lub wy szym wymagaáo te ograniczania liczby kart: przy cz stotliwo ci 33 MHz nie zalecaáo si stosowania wi cej ni dwóch kart, a przy cz stotliwo ci 40 MHz — jednej. Przepustowo ü magistrali danych dochodziáa do 120 MB/s, co gáównych konkurentów (MCA, EISA) pozostawiaáo daleko w tyle. Zá cze VLB od strony mechanicznej nie byáo niczym innym, jak dodatkowym gniazdem umieszczonym w jednej linii z gniazdem ISA. W gniazdach takich (ISA+VLB Extentions) mo na byáo umieszczaü zarówno karty nowego standardu (si gaj ce swymi stykami do rozszerzenia), jak i zwyczajne karty ISA, nie czer- pi ce korzy ci z architektury VLB. Páyty gáówne standardu VLB byáy ta sze od EISA ze wzgl du na prostot wykonania. Równie i karty ze zá czem VLB byáy bardziej dost pne dla kieszeni zwykáego u ytkow- nika. Kontrolery graficzne VLB byáy mimo to 2 – 3 razy szybsze od swoich klasycznych konkurentów. Dodatkowy wzrost wydajno ci karty w rodowisku Windows gwarantowaáy specjalnie opracowane procesory graficzne. W rodowisku MS-DOS nie dawaáo to jednak adnych korzy ci. VLB nie na wiele przydaáa si kontrolerom dysków twardych. Szyna á cz ca kontroler z pami ci uzyskaáa co prawda wi ksze pasmo, ale sam dysk nie staá si z tego powodu szybszy. Przepustowo ü danych na odcinku gáowice — sterownik byáa stosunkowo maáa, a du e pami ci podr czne dysków wchodziáy dopiero do u ytku. Tylko takie urz dzenia mogáy ewentualnie skorzystaü z szybkiej, 32-bitowej magistrali VLB. PCI, PCI-X i PCI Express Aktualnie dominuj cym rozwi zaniem 32-bitowej szyny lokalnej jest magistrala PCI (Peripherial Component Interconnect). Wyparáa ona w do ü krótkim czasie szyn VLB mimo zbli onych parametrów. Przyczyna porzucenia poprzedniej technologii zostaáa zasy- gnalizowana ju wcze niej. VLB oparta byáa na magistrali lokalnej procesorów 386 i 486. Wszelkie karty rozszerze dostosowane byáy wi c do wspóápracy z tymi procesorami. Magistrala PCI byáa niezale na od typu procesora, mogáa wi c byü wykorzystywana
80 Anatomia PC. Kompendium w systemach z nowymi procesorami, w dodatku niekoniecznie pochodz cymi z firmy Intel. Wolna konkurencja staáa si gáówn siá nap dow nowego standardu. Olbrzymia pocz tkowo przepustowo ü magistrali PCI (si gaj ca 132 MB/s w trybie burst) szybko okazaáa si niewystarczaj ca. Prób ratowania tego standardu byáo wprowadzenie rozszerzonej specyfikacji PCI-X, umo liwiaj cej przesyá danych w paczkach po 64 bity z cz stotliwo ci do 133 MHz (standard PCI ogranicza te parametry do 64 bitów i cz - stotliwo ci 66 MHz, jednak w praktyce korzysta si z rozwi za 32-bitowych pracuj - cych z cz stotliwo ci 33 MHz). Przepustowo ü magistrali PCI-X w najszybszym trybie pracy si ga 1 GB/s. Obecnie wprowadzana jest nowa, szeregowa wersja magistrali PCI, nazywana PCI Express (lub PCIe). Pojedyncze á cze PCIe ma przepustowo ü 2 Gb/s (256 MB/s), a á cza takie mo na agregowaü a do granicy 32 równolegáych poá cze , daj cych szczytow prze- pustowo ü rz du 64 Gb/s (8 GB/s). Dodatkow zalet jest charakter standardu PCIe: wspóádzielon magistral PCI zast piono á czami punkt-punkt, a wi c ka de urz dzenie dysponuje wáasnym pasmem, nie dzielonym z innymi urz dzeniami. Tworz c standard PCI Express, udaáo si tak e zachowaü peán zgodno ü programow z rozwi zaniami PCI, dzi ki czemu dotychczas opracowane systemy operacyjne mog swobodnie funkcjonowaü w komputerach wyposa onych w magistral PCI Express. Aby zapobiec szybkiemu wykorzystaniu mo liwo ci dawanych przez PCI Express, firma Intel ogáosiáa plan wprowadzenia nowej wersji standardu, oznaczonej jako PCI Express 2.0. Szybko ü sygnalizacji podniesiono z 2,5 Gb/s/link do 5 Gb/s/link, co oznacza efektywn przepustowo ü rz du od 512 MB/s dla zá cza 1x (jedno poá czenie) do 16 GB/s dla zá cza 32x (32 równolegáe, zagregowane poá czenia). Obsáuga nowej wersji magistrali (zgodnej z dotychczas u ywanymi kartami PCI Express 1.0/1.1) jest dopiero zapowiadana przez producentów zestawów ukáadów steruj cych oraz páyt gáównych, mo na si jednak spo- dziewaü, e w niedáugim czasie wszystkie nowo produkowane páyty gáówne i karty rozsze- rzaj ce b d mogáy pracowaü zgodnie ze specyfikacj w wersji 2.0, b d c jednocze nie zgodnymi z dotychczasowym rozwi zaniem. W zwi zku z tym, i platforma sprz towa wspóáczesnych komputerów PC opanowana zostaáa caákowicie przez ró ne odmiany magistrali PCI, architekturze tego typu po wi - cono osobny rozdziaá.

Empfohlen

Anatomia PC. Kompendium. Wydanie III
Anatomia PC. Kompendium. Wydanie IIIAnatomia PC. Kompendium. Wydanie III
Anatomia PC. Kompendium. Wydanie IIIWydawnictwo Helion
 
Anatomia PC. Kompendium. Wydanie II
Anatomia PC. Kompendium. Wydanie IIAnatomia PC. Kompendium. Wydanie II
Anatomia PC. Kompendium. Wydanie IIWydawnictwo Helion
 
Anatomia PC. Wydanie IX
Anatomia PC. Wydanie IXAnatomia PC. Wydanie IX
Anatomia PC. Wydanie IXWydawnictwo Helion
 
Anatomia PC. Kompendium
Anatomia PC. KompendiumAnatomia PC. Kompendium
Anatomia PC. KompendiumWydawnictwo Helion
 
Instrukcia
InstrukciaInstrukcia
Instrukciaguest57118e
 
ABC sam naprawiam komputer. Wydanie II
ABC sam naprawiam komputer. Wydanie IIABC sam naprawiam komputer. Wydanie II
ABC sam naprawiam komputer. Wydanie IIWydawnictwo Helion
 
ABC sam składam komputer
ABC sam składam komputerABC sam składam komputer
ABC sam składam komputerWydawnictwo Helion
 
Diagnostyka sprzętu komputerowego
Diagnostyka sprzętu komputerowegoDiagnostyka sprzętu komputerowego
Diagnostyka sprzętu komputerowegoWydawnictwo Helion
 

Empfohlen

Anatomia PC. Kompendium. Wydanie III
Anatomia PC. Kompendium. Wydanie IIIAnatomia PC. Kompendium. Wydanie III
Anatomia PC. Kompendium. Wydanie IIIWydawnictwo Helion
 
Anatomia PC. Kompendium. Wydanie II
Anatomia PC. Kompendium. Wydanie IIAnatomia PC. Kompendium. Wydanie II
Anatomia PC. Kompendium. Wydanie IIWydawnictwo Helion
 
Anatomia PC. Wydanie IX
Anatomia PC. Wydanie IXAnatomia PC. Wydanie IX
Anatomia PC. Wydanie IXWydawnictwo Helion
 
Anatomia PC. Kompendium
Anatomia PC. KompendiumAnatomia PC. Kompendium
Anatomia PC. KompendiumWydawnictwo Helion
 
Instrukcia
InstrukciaInstrukcia
Instrukciaguest57118e
 
ABC sam naprawiam komputer. Wydanie II
ABC sam naprawiam komputer. Wydanie IIABC sam naprawiam komputer. Wydanie II
ABC sam naprawiam komputer. Wydanie IIWydawnictwo Helion
 
ABC sam składam komputer
ABC sam składam komputerABC sam składam komputer
ABC sam składam komputerWydawnictwo Helion
 
Diagnostyka sprzętu komputerowego
Diagnostyka sprzętu komputerowegoDiagnostyka sprzętu komputerowego
Diagnostyka sprzętu komputerowegoWydawnictwo Helion
 
Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaWKL49
 
Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaWKL49
 
Po prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie IIPo prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie IIWydawnictwo Helion
 
Windows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediamiWindows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediamiWydawnictwo Helion
 
Montaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnikMontaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnikWydawnictwo Helion
 
Windows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnikWindows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnikWydawnictwo Helion
 
PC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie IIIPC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie IIIWydawnictwo Helion
 
ABC sam naprawiam komputer
ABC sam naprawiam komputerABC sam naprawiam komputer
ABC sam naprawiam komputerWydawnictwo Helion
 
Po prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PLPo prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PLWydawnictwo Helion
 
Od zera-do-ecedeela-cz-2
Od zera-do-ecedeela-cz-2Od zera-do-ecedeela-cz-2
Od zera-do-ecedeela-cz-2Przemysław Wolny
 
Windows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnikWindows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnikWydawnictwo Helion
 
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugieRozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugieWydawnictwo Helion
 
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część IInformatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część IWydawnictwo Helion
 
Fotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowyFotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowyWydawnictwo Helion
 
W sercu PC - według Petera Nortona
W sercu PC - według Petera NortonaW sercu PC - według Petera Nortona
W sercu PC - według Petera NortonaWydawnictwo Helion
 
MacPodręcznik
MacPodręcznikMacPodręcznik
MacPodręcznikWydawnictwo Helion
 
Mandrake Linux. Ćwiczenia
Mandrake Linux. ĆwiczeniaMandrake Linux. Ćwiczenia
Mandrake Linux. ĆwiczeniaWydawnictwo Helion
 
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie IIPodstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie IIWydawnictwo Helion
 
Fotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IVFotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IVWydawnictwo Helion
 
Fotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnikFotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnikWydawnictwo Helion
 
BIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie IIIBIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie IIIWydawnictwo Helion
 
Zarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowymZarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowymWydawnictwo Helion
 

Weitere ähnliche Inhalte

Was ist angesagt?

Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaWKL49
 
Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaWKL49
 
Po prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie IIPo prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie IIWydawnictwo Helion
 
Windows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediamiWindows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediamiWydawnictwo Helion
 
Montaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnikMontaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnikWydawnictwo Helion
 
Windows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnikWindows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnikWydawnictwo Helion
 
PC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie IIIPC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie IIIWydawnictwo Helion
 
Po prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PLPo prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PLWydawnictwo Helion
 
Windows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnikWindows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnikWydawnictwo Helion
 
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugieRozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugieWydawnictwo Helion
 
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część IInformatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część IWydawnictwo Helion
 
Fotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowyFotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowyWydawnictwo Helion
 
W sercu PC - według Petera Nortona
W sercu PC - według Petera NortonaW sercu PC - według Petera Nortona
W sercu PC - według Petera NortonaWydawnictwo Helion
 
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie IIPodstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie IIWydawnictwo Helion
 
Fotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IVFotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IVWydawnictwo Helion
 
Fotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnikFotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnikWydawnictwo Helion
 

Was ist angesagt? (20)

Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowania
 
Mikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowaniaMikrokontrolery avr język c podstawy programowania
Mikrokontrolery avr język c podstawy programowania
 
Po prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie IIPo prostu Windows Vista PL. Wydanie II
Po prostu Windows Vista PL. Wydanie II
 
Windows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediamiWindows Vista PL. Zabawa z multimediami
Windows Vista PL. Zabawa z multimediami
 
Montaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnikMontaż komputera PC. Ilustrowany przewodnik
Montaż komputera PC. Ilustrowany przewodnik
 
Windows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnikWindows XP PL. Ilustrowany przewodnik
Windows XP PL. Ilustrowany przewodnik
 
PC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie IIIPC hardware. Almanach. Wydanie III
PC hardware. Almanach. Wydanie III
 
ABC sam naprawiam komputer
ABC sam naprawiam komputerABC sam naprawiam komputer
ABC sam naprawiam komputer
 
Po prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PLPo prostu Mac OS X 10.5 Leopard PL
Po prostu Mac OS X 10.5 Leopard PL
 
Od zera-do-ecedeela-cz-2
Od zera-do-ecedeela-cz-2Od zera-do-ecedeela-cz-2
Od zera-do-ecedeela-cz-2
 
Windows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnikWindows Vista PL. Ilustrowany przewodnik
Windows Vista PL. Ilustrowany przewodnik
 
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugieRozbudowa i naprawa komputera. Kompendium. Wydanie drugie
Rozbudowa i naprawa komputera. Kompendium. Wydanie drugie
 
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część IInformatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
Informatyka Europejczyka. Zeszyt ćwiczeń dla szkoły podstawowej. Część I
 
Fotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowyFotografia cyfrowa. Leksykon kieszonkowy
Fotografia cyfrowa. Leksykon kieszonkowy
 
W sercu PC - według Petera Nortona
W sercu PC - według Petera NortonaW sercu PC - według Petera Nortona
W sercu PC - według Petera Nortona
 
MacPodręcznik
MacPodręcznikMacPodręcznik
MacPodręcznik
 
Mandrake Linux. Ćwiczenia
Mandrake Linux. ĆwiczeniaMandrake Linux. Ćwiczenia
Mandrake Linux. Ćwiczenia
 
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie IIPodstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
Podstawy obsługi komputera. Ilustrowany przewodnik. Wydanie II
 
Fotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IVFotografia cyfrowa. Edycja zdjęć. Wydanie IV
Fotografia cyfrowa. Edycja zdjęć. Wydanie IV
 
Fotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnikFotografia cyfrowa. Ilustrowany przewodnik
Fotografia cyfrowa. Ilustrowany przewodnik
 

Andere mochten auch

BIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie IIIBIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie IIIWydawnictwo Helion
 
Zarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowymZarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowymWydawnictwo Helion
 
Aplikacje w Visual C++ 2005. Przykłady
Aplikacje w Visual C++ 2005. PrzykładyAplikacje w Visual C++ 2005. Przykłady
Aplikacje w Visual C++ 2005. PrzykładyWydawnictwo Helion
 
PostgreSQL. Leksykon kieszonkowy
PostgreSQL. Leksykon kieszonkowyPostgreSQL. Leksykon kieszonkowy
PostgreSQL. Leksykon kieszonkowyWydawnictwo Helion
 
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznik
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznikAdobe Photoshop CS3/CS3 PL. Oficjalny podręcznik
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznikWydawnictwo Helion
 
Sekrety skutecznych prezentacji multimedialnych
Sekrety skutecznych prezentacji multimedialnychSekrety skutecznych prezentacji multimedialnych
Sekrety skutecznych prezentacji multimedialnychWydawnictwo Helion
 
Excel 2007 PL. Ilustrowany przewodnik
Excel 2007 PL. Ilustrowany przewodnikExcel 2007 PL. Ilustrowany przewodnik
Excel 2007 PL. Ilustrowany przewodnikWydawnictwo Helion
 
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...Wydawnictwo Helion
 

Andere mochten auch (13)

BIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie IIIBIOS. Leksykon kieszonkowy. Wydanie III
BIOS. Leksykon kieszonkowy. Wydanie III
 
Zarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowymZarządzanie projektem szkoleniowym
Zarządzanie projektem szkoleniowym
 
Aplikacje w Visual C++ 2005. Przykłady
Aplikacje w Visual C++ 2005. PrzykładyAplikacje w Visual C++ 2005. Przykłady
Aplikacje w Visual C++ 2005. Przykłady
 
PostgreSQL. Leksykon kieszonkowy
PostgreSQL. Leksykon kieszonkowyPostgreSQL. Leksykon kieszonkowy
PostgreSQL. Leksykon kieszonkowy
 
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznik
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznikAdobe Photoshop CS3/CS3 PL. Oficjalny podręcznik
Adobe Photoshop CS3/CS3 PL. Oficjalny podręcznik
 
Sekrety skutecznych prezentacji multimedialnych
Sekrety skutecznych prezentacji multimedialnychSekrety skutecznych prezentacji multimedialnych
Sekrety skutecznych prezentacji multimedialnych
 
Ubuntu. Oficjalny podręcznik
Ubuntu. Oficjalny podręcznikUbuntu. Oficjalny podręcznik
Ubuntu. Oficjalny podręcznik
 
Excel 2007 PL. Ilustrowany przewodnik
Excel 2007 PL. Ilustrowany przewodnikExcel 2007 PL. Ilustrowany przewodnik
Excel 2007 PL. Ilustrowany przewodnik
 
Linux. Biblia. Edycja 2007
Linux. Biblia. Edycja 2007Linux. Biblia. Edycja 2007
Linux. Biblia. Edycja 2007
 
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...
Sekrety cyfrowej ciemni Scotta Kelbyego. Edycja i obróbka zdjęć w programie A...
 
Slackware Linux. Ćwiczenia
Slackware Linux. ĆwiczeniaSlackware Linux. Ćwiczenia
Slackware Linux. Ćwiczenia
 
Linux. Kurs. Wydanie II
Linux. Kurs. Wydanie IILinux. Kurs. Wydanie II
Linux. Kurs. Wydanie II
 
ABC Word 2007 PL
ABC Word 2007 PLABC Word 2007 PL
ABC Word 2007 PL
 

Ähnlich wie Anatomia PC. Kompendium. Wydanie IV

Interfejsy sprzętowe komputerów PC
Interfejsy sprzętowe komputerów PCInterfejsy sprzętowe komputerów PC
Interfejsy sprzętowe komputerów PCWydawnictwo Helion
 
Strukturalna organizacja systemów komputerowych. Wydanie V
Strukturalna organizacja systemów komputerowych. Wydanie VStrukturalna organizacja systemów komputerowych. Wydanie V
Strukturalna organizacja systemów komputerowych. Wydanie VWydawnictwo Helion
 
Rozbudowa i naprawa komputerów PC. Wydanie XVI
Rozbudowa i naprawa komputerów PC. Wydanie XVIRozbudowa i naprawa komputerów PC. Wydanie XVI
Rozbudowa i naprawa komputerów PC. Wydanie XVIWydawnictwo Helion
 
Mikroprocesory jednoukładowe PIC
Mikroprocesory jednoukładowe PICMikroprocesory jednoukładowe PIC
Mikroprocesory jednoukładowe PICWydawnictwo Helion
 
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnione
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnioneSieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnione
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnioneWydawnictwo Helion
 
EdgeCAM. Komputerowe wspomaganie wytwarzania
EdgeCAM. Komputerowe wspomaganie wytwarzaniaEdgeCAM. Komputerowe wspomaganie wytwarzania
EdgeCAM. Komputerowe wspomaganie wytwarzaniaWydawnictwo Helion
 
ABC sam optymalizuję komputer
ABC sam optymalizuję komputerABC sam optymalizuję komputer
ABC sam optymalizuję komputerWydawnictwo Helion
 
Komputer PC. Poradnik bez kantów
Komputer PC. Poradnik bez kantówKomputer PC. Poradnik bez kantów
Komputer PC. Poradnik bez kantówWydawnictwo Helion
 
Profesjonalne programowanie. Część 1. Zrozumieć komputer
Profesjonalne programowanie. Część 1. Zrozumieć komputerProfesjonalne programowanie. Część 1. Zrozumieć komputer
Profesjonalne programowanie. Część 1. Zrozumieć komputerWydawnictwo Helion
 
Rozbudowa i naprawa sieci. Wydanie V
Rozbudowa i naprawa sieci. Wydanie VRozbudowa i naprawa sieci. Wydanie V
Rozbudowa i naprawa sieci. Wydanie VWydawnictwo Helion
 
Sieci komputerowe. Budowa i działanie
Sieci komputerowe. Budowa i działanieSieci komputerowe. Budowa i działanie
Sieci komputerowe. Budowa i działanieWydawnictwo Helion
 
Asembler dla procesorów Intel. Vademecum profesjonalisty
Asembler dla procesorów Intel. Vademecum profesjonalistyAsembler dla procesorów Intel. Vademecum profesjonalisty
Asembler dla procesorów Intel. Vademecum profesjonalistyWydawnictwo Helion
 
Rozbudowa i naprawa systemu Windows
Rozbudowa i naprawa systemu WindowsRozbudowa i naprawa systemu Windows
Rozbudowa i naprawa systemu WindowsWydawnictwo Helion
 
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie II
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie IIOkablowanie strukturalne sieci. Teoria i praktyka. Wydanie II
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie IIWydawnictwo Helion
 
Komputer PC. Poradnik kupującego
Komputer PC. Poradnik kupującegoKomputer PC. Poradnik kupującego
Komputer PC. Poradnik kupującegoWydawnictwo Helion
 
Podkręcanie procesorów. Ćwiczenia
Podkręcanie procesorów. ĆwiczeniaPodkręcanie procesorów. Ćwiczenia
Podkręcanie procesorów. ĆwiczeniaWydawnictwo Helion
 

Ähnlich wie Anatomia PC. Kompendium. Wydanie IV (20)

Interfejsy sprzętowe komputerów PC
Interfejsy sprzętowe komputerów PCInterfejsy sprzętowe komputerów PC
Interfejsy sprzętowe komputerów PC
 
Strukturalna organizacja systemów komputerowych. Wydanie V
Strukturalna organizacja systemów komputerowych. Wydanie VStrukturalna organizacja systemów komputerowych. Wydanie V
Strukturalna organizacja systemów komputerowych. Wydanie V
 
Rozbudowa i naprawa komputerów PC. Wydanie XVI
Rozbudowa i naprawa komputerów PC. Wydanie XVIRozbudowa i naprawa komputerów PC. Wydanie XVI
Rozbudowa i naprawa komputerów PC. Wydanie XVI
 
Rozbudowa i naprawa laptopów
Rozbudowa i naprawa laptopówRozbudowa i naprawa laptopów
Rozbudowa i naprawa laptopów
 
ABC sieci komputerowych
ABC sieci komputerowychABC sieci komputerowych
ABC sieci komputerowych
 
Mikroprocesory jednoukładowe PIC
Mikroprocesory jednoukładowe PICMikroprocesory jednoukładowe PIC
Mikroprocesory jednoukładowe PIC
 
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnione
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnioneSieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnione
Sieci komputerowe. Księga eksperta. Wydanie II poprawione i uzupełnione
 
EdgeCAM. Komputerowe wspomaganie wytwarzania
EdgeCAM. Komputerowe wspomaganie wytwarzaniaEdgeCAM. Komputerowe wspomaganie wytwarzania
EdgeCAM. Komputerowe wspomaganie wytwarzania
 
ABC sam optymalizuję komputer
ABC sam optymalizuję komputerABC sam optymalizuję komputer
ABC sam optymalizuję komputer
 
Komputer PC. Poradnik bez kantów
Komputer PC. Poradnik bez kantówKomputer PC. Poradnik bez kantów
Komputer PC. Poradnik bez kantów
 
Profesjonalne programowanie. Część 1. Zrozumieć komputer
Profesjonalne programowanie. Część 1. Zrozumieć komputerProfesjonalne programowanie. Część 1. Zrozumieć komputer
Profesjonalne programowanie. Część 1. Zrozumieć komputer
 
Mandrake Linux
Mandrake LinuxMandrake Linux
Mandrake Linux
 
Rozbudowa i naprawa sieci. Wydanie V
Rozbudowa i naprawa sieci. Wydanie VRozbudowa i naprawa sieci. Wydanie V
Rozbudowa i naprawa sieci. Wydanie V
 
Sieci komputerowe. Budowa i działanie
Sieci komputerowe. Budowa i działanieSieci komputerowe. Budowa i działanie
Sieci komputerowe. Budowa i działanie
 
Asembler dla procesorów Intel. Vademecum profesjonalisty
Asembler dla procesorów Intel. Vademecum profesjonalistyAsembler dla procesorów Intel. Vademecum profesjonalisty
Asembler dla procesorów Intel. Vademecum profesjonalisty
 
Rozbudowa i naprawa systemu Windows
Rozbudowa i naprawa systemu WindowsRozbudowa i naprawa systemu Windows
Rozbudowa i naprawa systemu Windows
 
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie II
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie IIOkablowanie strukturalne sieci. Teoria i praktyka. Wydanie II
Okablowanie strukturalne sieci. Teoria i praktyka. Wydanie II
 
Komputer PC. Poradnik kupującego
Komputer PC. Poradnik kupującegoKomputer PC. Poradnik kupującego
Komputer PC. Poradnik kupującego
 
ABC systemu Windows Vista PL
ABC systemu Windows Vista PLABC systemu Windows Vista PL
ABC systemu Windows Vista PL
 
Podkręcanie procesorów. Ćwiczenia
Podkręcanie procesorów. ĆwiczeniaPodkręcanie procesorów. Ćwiczenia
Podkręcanie procesorów. Ćwiczenia
 

Mehr von Wydawnictwo Helion

Tworzenie filmów w Windows XP. Projekty
Tworzenie filmów w Windows XP. ProjektyTworzenie filmów w Windows XP. Projekty
Tworzenie filmów w Windows XP. ProjektyWydawnictwo Helion
 
Blog, więcej niż internetowy pamiętnik
Blog, więcej niż internetowy pamiętnikBlog, więcej niż internetowy pamiętnik
Blog, więcej niż internetowy pamiętnikWydawnictwo Helion
 
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczne
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktycznePozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczne
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczneWydawnictwo Helion
 
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesie
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesieE-wizerunek. Internet jako narzędzie kreowania image'u w biznesie
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesieWydawnictwo Helion
 
Microsoft Visual C++ 2008. Tworzenie aplikacji dla Windows
Microsoft Visual C++ 2008. Tworzenie aplikacji dla WindowsMicrosoft Visual C++ 2008. Tworzenie aplikacji dla Windows
Microsoft Visual C++ 2008. Tworzenie aplikacji dla WindowsWydawnictwo Helion
 
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie II
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie IICo potrafi Twój iPhone? Podręcznik użytkownika. Wydanie II
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie IIWydawnictwo Helion
 
Makrofotografia. Magia szczegółu
Makrofotografia. Magia szczegółuMakrofotografia. Magia szczegółu
Makrofotografia. Magia szczegółuWydawnictwo Helion
 
Java. Efektywne programowanie. Wydanie II
Java. Efektywne programowanie. Wydanie IIJava. Efektywne programowanie. Wydanie II
Java. Efektywne programowanie. Wydanie IIWydawnictwo Helion
 
Ajax, JavaScript i PHP. Intensywny trening
Ajax, JavaScript i PHP. Intensywny treningAjax, JavaScript i PHP. Intensywny trening
Ajax, JavaScript i PHP. Intensywny treningWydawnictwo Helion
 
PowerPoint 2007 PL. Seria praktyk
PowerPoint 2007 PL. Seria praktykPowerPoint 2007 PL. Seria praktyk
PowerPoint 2007 PL. Seria praktykWydawnictwo Helion
 
Serwisy społecznościowe. Budowa, administracja i moderacja
Serwisy społecznościowe. Budowa, administracja i moderacjaSerwisy społecznościowe. Budowa, administracja i moderacja
Serwisy społecznościowe. Budowa, administracja i moderacjaWydawnictwo Helion
 

Mehr von Wydawnictwo Helion (20)

Tworzenie filmów w Windows XP. Projekty
Tworzenie filmów w Windows XP. ProjektyTworzenie filmów w Windows XP. Projekty
Tworzenie filmów w Windows XP. Projekty
 
Blog, więcej niż internetowy pamiętnik
Blog, więcej niż internetowy pamiętnikBlog, więcej niż internetowy pamiętnik
Blog, więcej niż internetowy pamiętnik
 
Access w biurze i nie tylko
Access w biurze i nie tylkoAccess w biurze i nie tylko
Access w biurze i nie tylko
 
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczne
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktycznePozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczne
Pozycjonowanie i optymalizacja stron WWW. Ćwiczenia praktyczne
 
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesie
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesieE-wizerunek. Internet jako narzędzie kreowania image'u w biznesie
E-wizerunek. Internet jako narzędzie kreowania image'u w biznesie
 
Microsoft Visual C++ 2008. Tworzenie aplikacji dla Windows
Microsoft Visual C++ 2008. Tworzenie aplikacji dla WindowsMicrosoft Visual C++ 2008. Tworzenie aplikacji dla Windows
Microsoft Visual C++ 2008. Tworzenie aplikacji dla Windows
 
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie II
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie IICo potrafi Twój iPhone? Podręcznik użytkownika. Wydanie II
Co potrafi Twój iPhone? Podręcznik użytkownika. Wydanie II
 
Makrofotografia. Magia szczegółu
Makrofotografia. Magia szczegółuMakrofotografia. Magia szczegółu
Makrofotografia. Magia szczegółu
 
Windows PowerShell. Podstawy
Windows PowerShell. PodstawyWindows PowerShell. Podstawy
Windows PowerShell. Podstawy
 
Java. Efektywne programowanie. Wydanie II
Java. Efektywne programowanie. Wydanie IIJava. Efektywne programowanie. Wydanie II
Java. Efektywne programowanie. Wydanie II
 
JavaScript. Pierwsze starcie
JavaScript. Pierwsze starcieJavaScript. Pierwsze starcie
JavaScript. Pierwsze starcie
 
Ajax, JavaScript i PHP. Intensywny trening
Ajax, JavaScript i PHP. Intensywny treningAjax, JavaScript i PHP. Intensywny trening
Ajax, JavaScript i PHP. Intensywny trening
 
PowerPoint 2007 PL. Seria praktyk
PowerPoint 2007 PL. Seria praktykPowerPoint 2007 PL. Seria praktyk
PowerPoint 2007 PL. Seria praktyk
 
Excel 2007 PL. Seria praktyk
Excel 2007 PL. Seria praktykExcel 2007 PL. Seria praktyk
Excel 2007 PL. Seria praktyk
 
Access 2007 PL. Seria praktyk
Access 2007 PL. Seria praktykAccess 2007 PL. Seria praktyk
Access 2007 PL. Seria praktyk
 
Word 2007 PL. Seria praktyk
Word 2007 PL. Seria praktykWord 2007 PL. Seria praktyk
Word 2007 PL. Seria praktyk
 
Serwisy społecznościowe. Budowa, administracja i moderacja
Serwisy społecznościowe. Budowa, administracja i moderacjaSerwisy społecznościowe. Budowa, administracja i moderacja
Serwisy społecznościowe. Budowa, administracja i moderacja
 
AutoCAD 2008 i 2008 PL
AutoCAD 2008 i 2008 PLAutoCAD 2008 i 2008 PL
AutoCAD 2008 i 2008 PL
 
Bazy danych. Pierwsze starcie
Bazy danych. Pierwsze starcieBazy danych. Pierwsze starcie
Bazy danych. Pierwsze starcie
 
Inventor. Pierwsze kroki
Inventor. Pierwsze krokiInventor. Pierwsze kroki
Inventor. Pierwsze kroki
 

Anatomia PC. Kompendium. Wydanie IV

  • 1. Anatomia PC. Kompendium. Wydanie IV Autor: Piotr Metzger ISBN: 978-83-246-1120-1 Format: A5, stron: 440 Odkryj wszystkie tajemnice komputera • Na czym polega obs³uga przerwañ? • Jakie s¹ mechanizmy dostêpu do pamiêci konfiguracyjnej? • Jak optymalnie wykorzystaæ powierzchniê dysku? „Anatomia PC. Kompendium. Wydanie IV” to kolejna edycja bestsellerowego podrêcznika, zawieraj¹cego najaktualniejsze, wyczerpuj¹ce informacje w zakresie architektury wspó³czesnych komputerów PC. Ta ksi¹¿ka wprowadzi Ciê w tajniki budowy poszczególnych elementów komputera — od zagadnieñ podstawowych, po najbardziej zaawansowane. Jest to wiêc lektura obowi¹zkowa serwisantów, administratorów sieci, projektantów urz¹dzeñ peryferyjnych, zaawansowanych programistów oraz wszystkich u¿ytkowników komputerów, którzy chcieliby samodzielnie poradziæ sobie z usterkami i rozbudow¹ swojego peceta. Ksi¹¿ka „Anatomia PC. Kompendium. Wydanie IV” stanowi kompletne Ÿród³o wiedzy, bêd¹ce nieocenion¹ pomoc¹ w przypadku jakichkolwiek problemów z Twoim sprzêtem. Dowiesz siê z niej wszystkiego o wewnêtrznej strukturze poszczególnych komponentów komputera. Poznasz ich funkcje oraz mechanizmy dzia³ania, a tak¿e zrozumiesz wszelkie interakcje zachodz¹ce pomiêdzy nimi. Dziêki temu szybko zdiagnozujesz i usuniesz ewentualne usterki oraz optymalnie dobierzesz podzespo³y do rozbudowy peceta. Staniesz siê œwiadomym u¿ytkownikiem nowoczesnych technologii, co pozwoli Ci wykorzystywaæ maksimum ich mo¿liwoœci. • Mikroprocesory • Architektury komputerów PC • Uk³ady pamiêciowe • Uk³ady otoczenia procesora Wydawnictwo Helion • Kana³ DMA ul. Koœciuszki 1c • Magistrale ISA, PCI i AGP, PCI-Express 44-100 Gliwice • £¹cza i ró¿ne rodzaje pamiêci tel. 032 230 98 63 • Karty graficzne i dŸwiêkowe e-mail: helion@helion.pl • Zasilacz • BIOS i jego program konfiguracyjny Poznaj fascynuj¹ce wnêtrze swojego komputera!
  • 2. Spis tre ci Rozdziaä 1. Mikroprocesor ........................................................................11 Przetwarzanie rozkazów ..........................................................................................12 RISC i CISC .....................................................................................................12 Przetwarzanie potokowe ..................................................................................13 Techniki przyspieszania ...................................................................................15 Dost p do pami ci ...................................................................................................15 Stronicowanie ...................................................................................................17 Pami ci podr czne ...................................................................................................17 Topologie ..........................................................................................................20 Organizacja pami ci podr cznej ......................................................................21 Strategie ............................................................................................................22 Pami ü niezale na lub wspóádzielona ..............................................................23 Obsáuga przestrzeni adresowej I/O .........................................................................24 Funkcje kontrolne i steruj ce ..................................................................................25 Cz stotliwo ü taktowania ........................................................................................26 Magistrala FSB: Intel .......................................................................................26 Magistrala FSB: AMD .....................................................................................27 Magistrala HT: AMD .......................................................................................27 Mno niki ...........................................................................................................27 Blokada mno nika ............................................................................................27 Cz stotliwo ü taktowania mikroprocesora a pozostaáe magistrale ..................28 Zasilanie ...................................................................................................................28 Rozszerzenia ............................................................................................................30 MMX ................................................................................................................30 3DNow! ............................................................................................................33 SSE ...................................................................................................................34 SSE2 .................................................................................................................36 SSE3 .................................................................................................................37 SSSE3 ...............................................................................................................39 Hyper-Threading (HT) .....................................................................................39 Przetwarzanie 64-bitowe .........................................................................................41 Metoda firmy Intel: Itanium .............................................................................42 Metoda firmy AMD: Opteron ..........................................................................44 Przyszáo ü przetwarzania 64-bitowego ............................................................48
  • 3. 4 Anatomia PC. Kompendium Przykáady mikroprocesorów ....................................................................................49 Rodzina AMD K10 ..........................................................................................49 Rodzina Intel Core ............................................................................................54 Rozdziaä 2. Architektury komputerów PC ..................................................59 Model PC/XT ..........................................................................................................59 Dost p do pami ci i przestrzeni wej cia-wyj cia ............................................60 Magistrala ISA 8-bitowa ..................................................................................64 Model AT ................................................................................................................66 Procesor 80286 .................................................................................................69 Magistrala ISA 16-bitowa ................................................................................70 Komputery z procesorami 386, 486 i Pentium .......................................................72 EISA .................................................................................................................74 MCA .................................................................................................................76 VESA ................................................................................................................78 PCI, PCI-X i PCI Express ................................................................................79 Rozdziaä 3. Ukäady pamiöciowe PC ...........................................................81 Pami ci dynamiczne ................................................................................................82 Tryb konwencjonalny (Page Mode) .................................................................83 FPM (Fast Page Mode) ....................................................................................83 EDO (Extended Data Out) ...............................................................................84 SDRAM ............................................................................................................85 Moduáy pami ciowe ................................................................................................88 Moduáy SIMM-30 (SIP) ...................................................................................89 Moduáy SIMM PS/2 .........................................................................................90 Moduáy DIMM 168-pin ...................................................................................91 Od wie anie .............................................................................................................96 Wykrywanie bá dów i ich korekcja .........................................................................98 Bá dy powtarzalne (HE) ...................................................................................99 Bá dy sporadyczne (SE) ...................................................................................99 Kontrola parzysto ci .........................................................................................99 Kontrola ECC .................................................................................................100 Rozszerzenia PC-66, PC-100, PC-133 ..................................................................100 Oznaczenia moduáów DIMM ................................................................................101 Moduáy buforowane .......................................................................................102 DDR SDRAM ........................................................................................................102 DDR2 SDRAM .....................................................................................................108 Moduáy DIMM DDR2 ...................................................................................109 DDR3 SDRAM ..............................................................................................111 Moduáy DIMM DDR3 ...................................................................................111 Moduáy FB-DIMM .........................................................................................114 Porównanie parametrów pami ci ..........................................................................115 Systemy dwukanaáowe ...................................................................................116 Rozdziaä 4. Ukäady otoczenia procesora ..................................................119 Zakres funkcji ........................................................................................................119 Magistrala FSB ...............................................................................................122 Obsáuga pami ci operacyjnej i magistrali pami ciowej ................................125 Okno adresowe wej cia-wyj cia ....................................................................125 Ukáady wspóápracuj ce z magistral GTL+ i AGTL+ .........................................126 Ukáady do obsáugi procesorów AMD ...................................................................137 Rodzina K7 .....................................................................................................139 Rodzina Hammer ............................................................................................139
  • 4. Spis tre ci 5 Wewn trzne magistrale mi dzyukáadowe .............................................................145 PCI ..................................................................................................................146 Hub-Interface/V-Link .....................................................................................147 RapidIO ..........................................................................................................147 HyperTransport (LDT) ...................................................................................149 DMI ................................................................................................................151 Rozdziaä 5. Magistrala PCI .....................................................................153 Gniazda magistrali PCI .........................................................................................162 Obsáuga przerwa ..................................................................................................163 Przerwania zgáaszane komunikatem .....................................................................166 Pami ü konfiguracyjna urz dze PCI ...................................................................166 Identyfikator producenta (Vendor ID) ...........................................................167 Identyfikator urz dzenia (Device ID) ............................................................167 Rejestr rozkazów (Command) ........................................................................168 Rejestr stanu (Status) ......................................................................................169 Numer wersji urz dzenia (Revision ID) ........................................................170 Kod klasy urz dzenia (Class Code) ...............................................................171 Rozmiar linii pami ci podr cznej (Cache Line Size) ....................................173 Minimalny czas transmisji (Latency Timer) ..................................................174 Typ nagáówka (Header Type) ........................................................................175 BIST (Build-in Self-test) ................................................................................175 Adres bazowy (Base Address Registers) .......................................................175 Wska nik CardBus CIS (CardBus CIS Pointer) ............................................177 Dodatkowy identyfikator producenta (Subsystem Vendor ID) i dodatkowy identyfikator urz dzenia (Subsystem ID) .............................177 Adres bazowy rozszerzenia ROM (Expansion ROM Base Address) ............178 Wska nik do listy mo liwo ci (Capabilities Pointer) ........................................178 Linia IRQ (Interrupt Line) ..............................................................................179 Linia INT (Interrupt Pin) ................................................................................179 Dáugo ü transmisji (Min_Gnt) .......................................................................179 Cz sto ü (Max_Lat) .......................................................................................179 Mechanizmy dost pu do pami ci konfiguracyjnej ...............................................180 Pierwszy mechanizm dost pu do pami ci konfiguracyjnej ...........................180 Drugi mechanizm dost pu do pami ci konfiguracyjnej ................................181 PCI BIOS ........................................................................................................182 Autokonfiguracja urz dze PCI ............................................................................182 Rozwój PCI i inne magistrale ................................................................................182 PCI-32/66 MHz i PCI-64 ...............................................................................183 PCI-X ..............................................................................................................184 PCI Express ....................................................................................................185 Rozdziaä 6. Kanaä DMA ...........................................................................191 Ukáad scalony 8237A ............................................................................................192 Tryby pracy kontrolera DMA ................................................................................194 Programowanie kontrolerów DMA .......................................................................196 Adresy portów kontrolerów DMA w komputerze IBM PC/XT ...........................197 „Sztuczne” porty komputera PC/XT ..............................................................197 Adresy portów kontrolerów DMA w komputerze IBM PC/AT ...........................198 „Sztuczne” porty komputera PC/AT ..............................................................199 Budowa rejestrów wewn trznych .........................................................................200 Rejestr da (port 009h w PC/XT, 009h i 0D2h w PC/AT) ........................200 Rejestr stanu (port 008h w PC/XT, 008h i 0D0h w PC/AT) .........................200 Rejestr rozkazów (port 008h w PC/XT, 008h i 0D0h w PC/AT) ..................200 Rejestr maski kanaáu (port 00Ah w PC/XT, 00Ah i 0D4h w PC/AT) ..........201
  • 5. 6 Anatomia PC. Kompendium Rejestr maskuj cy (port 00Fh w PC/XT, 00Fh i 0DEh w PC/AT) ...............202 Rejestr trybu (00Bh w PC/XT, 00Bh i 0D6h w PC/AT) ...............................202 Przebieg transmisji ................................................................................................203 Komputery IBM PC i PC/XT .........................................................................203 Komputer IBM PC/AT ...................................................................................204 Rozdziaä 7. System obsäugi przerwaþ sprzötowych ...................................207 Ukáad scalony 8259A (PIC) ..................................................................................209 Cykl przyj cia zgáoszenia ......................................................................................210 Kaskadowe á czenie kontrolerów przerwa ..........................................................211 Fazy obsáugi przerwa pochodz cych od ukáadu Slave .....................................213 Programowanie kontrolera przerwa ....................................................................214 Inicjowanie pracy ukáadu ...............................................................................214 Polling ....................................................................................................................218 Przerwanie niemaskowalne (NMI) ........................................................................218 Obsáuga przerwa pochodz cych z magistral ISA, PCI i AGP ............................219 Kontroler APIC .....................................................................................................223 Strona sprz towa ............................................................................................223 Obsáuga APIC przez OS .................................................................................226 Przerwania zgáaszane komunikatem .....................................................................230 Rozdziaä 8. Obsäuga dysku twardego .......................................................233 Budowa kontrolera ................................................................................................233 Fizyczna organizacja danych i formatowanie .......................................................234 Formatowanie niskiego poziomu ...................................................................234 Formatowanie wysokiego poziomu ...............................................................235 Wykrywanie i korekcja bá dów .............................................................................235 Standard AT-BUS .................................................................................................238 Zá cze fizyczne ...............................................................................................240 Dost p CPU do dysku AT-BUS .....................................................................243 Rozszerzenia standardu pierwotnego ....................................................................244 Wzrost pojemno ci dysków ...................................................................................246 Ograniczenia pojemno ci dysków twardych .................................................247 Obsáuga du ych dysków .................................................................................247 Podnoszenie pasma przepustowego magistrali .....................................................248 Tryby PIO .......................................................................................................249 Tryby DMA ....................................................................................................250 Tryb Ultra DMA/33 .......................................................................................251 Tryb Ultra DMA/66 .......................................................................................255 Tryby Ultra ATA/100 i Ultra ATA/133 .........................................................257 Blok informacyjny .................................................................................................257 Realizacja rozkazu Identify Device ...............................................................258 Lista rozkazów .......................................................................................................258 Funkcje oszcz dno ciowe .....................................................................................259 System PM ......................................................................................................259 System APM ...................................................................................................261 Serial ATA .............................................................................................................262 Cechy Serial ATA ..........................................................................................263 Tryb kompatybilno ci i natywny ...................................................................265 Wykorzystanie powierzchni dyskowej .................................................................266 Proces áadowania systemu operacyjnego .......................................................266 MBR i tablica partycji ....................................................................................267 System danych i FSBR ...................................................................................269
  • 6. Spis tre ci 7 Rozdziaä 9. Karty graficzne .....................................................................273 Przegl d kart graficznych ......................................................................................273 Standard VESA .....................................................................................................275 Funkcje BIOS-u obsáuguj ce karty graficzne .......................................................277 Pami ü lokalna akceleratorów 2D i 3D .................................................................277 Pami ü obrazu ................................................................................................278 Bufor Z/W ......................................................................................................279 Pami ü tekstur ................................................................................................281 Rozmiar pami ci i organizacja .......................................................................283 Rodzaje pami ci kart graficznych ..................................................................285 TurboCache i HyperMemory .........................................................................288 RAM-DAC ............................................................................................................288 Dopasowanie monitora do karty ...........................................................................291 Parametry karty ..............................................................................................291 Jako ü monitora ..............................................................................................293 Monitory ciekáokrystaliczne ...........................................................................295 Kanaá informacyjny VESA DDC ...................................................................297 Zá cza cyfrowe ......................................................................................................298 TMDS .............................................................................................................299 P&D (EVC) ....................................................................................................300 DFP .................................................................................................................300 DVI .................................................................................................................300 HDMI .............................................................................................................303 Rozdziaä 10.Magistrala AGP ....................................................................305 Architektura komputera z magistral AGP ...........................................................305 Sygnaáy magistrali AGP ........................................................................................312 Szyna adresów i danych .................................................................................312 Sygnaáy PCI ....................................................................................................312 Sygnaáy kontroli przepáywu ...........................................................................313 Sygnaáy obsáugi da AGP ...........................................................................313 Linie statusowe ...............................................................................................314 Sygnaáy kluczuj ce .........................................................................................314 Sygnaáy USB ..................................................................................................314 System zarz dzania zu yciem energii ............................................................315 Sygnaáy specjalne ...........................................................................................315 Linie zasilaj ce ...............................................................................................315 AGP w teorii ..........................................................................................................315 Kolejkowanie ..................................................................................................316 Magistrala SBA ..............................................................................................318 GART .............................................................................................................319 DIME ..............................................................................................................319 AGP PRO ..............................................................................................................321 AGP 3.0 .................................................................................................................324 Pasmo przepustowe ........................................................................................324 Poziomy napi ü ..............................................................................................324 Nowe sygnaáy i przedefiniowania ..................................................................325 Sygnaáy zegarowe ...........................................................................................325 Transakcje .......................................................................................................327 Pobór pr du ....................................................................................................328 Zgodno ü w dóá ..............................................................................................328 Przyszáo ü AGP .....................................................................................................329
  • 7. 8 Anatomia PC. Kompendium Rozdziaä 11.ãñcze szeregowe ..................................................................331 Asynchroniczna transmisja szeregowa .................................................................331 Ukáad scalony 8250 ...............................................................................................333 Interfejs RS-232C ..................................................................................................336 Tryb simpleksowy ..........................................................................................339 Tryb póádupleksowy .......................................................................................339 Tryb dupleksowy ............................................................................................339 Bezpo rednie programowanie rejestrów UART ...................................................341 Przerwania generowane przez á cze szeregowe ............................................343 Pr dko ü transmisji .........................................................................................346 Sygnaáy steruj ce ............................................................................................346 Rozdziaä 12.ãñcze równolegäe ..................................................................349 Terminologia programu konfiguracyjnego BIOS-u ..............................................351 Tryby podstawowe ................................................................................................352 Tryb standardowy ...........................................................................................352 Tryb póábajtowy .............................................................................................359 Tryb bajtowy (PS/2) .......................................................................................359 Tryb EPP ........................................................................................................360 Tryb ECP ........................................................................................................363 Realizacja portu równolegáego w ramach architektury PC ...................................368 Ogólne zastosowanie á cza równolegáego ............................................................370 Rozdziaä 13.Zäñcze USB ..........................................................................373 Specyfikacja ...........................................................................................................373 Topologia ...............................................................................................................374 Okablowanie ..........................................................................................................376 Protokóá .................................................................................................................378 Pakiety ...................................................................................................................380 Sterowanie w trybach LS/FS (USB 1.1) ...............................................................381 Sterowanie w trybie HS (USB 2.0) .......................................................................383 Urz dzenia USB ....................................................................................................386 Klawiatury ......................................................................................................386 Myszy .............................................................................................................387 Kontrolery gier ...............................................................................................387 Dyski twarde ...................................................................................................388 Moduáy pami ci Flash EEPROM ...................................................................388 Nap dy optyczne ............................................................................................389 Czytniki kart pami ci i aparaty cyfrowe ........................................................389 Skanery ...........................................................................................................389 Drukarki ..........................................................................................................390 Sieci komputerowe .........................................................................................390 USB 3.0 .................................................................................................................391 Rozdziaä 14.Karta d wiökowa ..................................................................393 Synteza FM ............................................................................................................394 Synteza WaveTable ...............................................................................................399 Digitalizacja i obróbka cyfrowa (DSP) .................................................................403 Przetworniki ADC i DAC ..............................................................................404 Standard MIDI .......................................................................................................406 Protokóá MIDI ................................................................................................407 MIDI a sprz t ..................................................................................................409 Wyprowadzenia zewn trzne ..................................................................................410 Sygnaáy analogowe i mikser ..........................................................................410 Sygnaáy cyfrowe .............................................................................................411
  • 8. Spis tre ci 9 Wykorzystanie zasobów systemowych .................................................................413 „Sound on Board” wedáug specyfikacji AC’97 ....................................................415 Schemat blokowy systemu AC’97 .................................................................416 Intel High Definition Audio ..................................................................................418 Rozdziaä 15.Zasilacz ...............................................................................421 Zasilacz standardu ATX ........................................................................................423 Specyfikacja ATX/ATX12V .................................................................................426 Zá cze zasilaj ce PCI Express ...............................................................................429 Dobór zasilacza ......................................................................................................429 Zasilacze du ej mocy ............................................................................................431 ATXGES (AMD) ...........................................................................................432 EPS12V (Intel) ...............................................................................................432 Rozdziaä 16.BIOS i jego program konfiguracyjny .......................................435 Organizacja systemu bezpiecze stwa ...................................................................436 Mo liwo ci omijania systemu bezpiecze stwa .............................................437 System ochrony przed wirusami atakuj cymi boot-sektor ...................................441 System áadowania warto ci predefiniowanych .....................................................441 Mechanizm opuszczania programu konfiguracyjnego .........................................442 Ogólna konstrukcja blokowa .................................................................................442 Programy pseudokonfiguracyjne BIOS-u .............................................................443 Nowe trendy w programach BIOS ........................................................................443 Obrazki w BIOS-ie .........................................................................................444 Podwójny BIOS ..............................................................................................444 POST on Board ..............................................................................................445 Voice Diagnostic ............................................................................................445 Auto-Overclocking .........................................................................................445 Skorowidz ............................................................................447
  • 9. Rozdziaä 2. Architektury komputerów PC Architektura komputerów PC przeszáa dáug drog rozwoju, a patrz c z dzisiejszej per- spektywy, wydaje si , i nigdy nie b dzie miaá on ko ca. Mo e wáa nie dzi ki zdolno ci do adaptacji i wiecznej gotowo ci do wszelkich zmian przetrwaáa w swych ogólnych zary- sach do dnia dzisiejszego. Wyniki prac badawczo-rozwojowych nad optymalizacj archi- tektury stanowi przy okazji jeden z gáównych czynników wpáywaj cych na rozwój wielu dziedzin pokrewnych. Model PC/XT B d cy pierwowzorem dla modelu XT mikrokomputer IBM PC byá konstrukcj o miobi- tow . Dzisiaj ma on znaczenie wyá cznie historyczne, tak i w zasadzie nie powinni my si nim wi cej zajmowaü. Mimo to wiele rozwi za przyj tych w modelu XT nie ró ni si w sposób istotny od stosowanych po dzie dzisiejszy w najnowszych modelach PC/AT. Proces ledzenia etapów rozwojowych w tej dziedzinie rozpoczniemy wi c od modelu XT. W komputerach tej rodziny instalowano procesory 8086 i 8088 (w oryginalnym IBM PC/XT zastosowano procesor 8088; niektóre konstrukcje kompatybilne uzyskiwaáy wi ksz pr dko ü przetwarzania dzi ki zastosowaniu w peáni 16-bitowego ukáadu 8086). W zakre- sie zestawu rozkazów i trybów adresowania oba ukáady s w peáni zgodne. Oba przetwa- rzaj dane 16-bitowe, a ró nica tkwi w szeroko ci magistrali danych wyprowadzanej na zewn trz ukáadu. Procesor 8088 wyprowadza jedynie osiem bitów, chocia operuje na szesnastu. Ka da operacja dost pu do dwubajtowego sáowa wykonywana jest w dwóch etapach. Przykáadowe polecenie przesáania 16-bitowego sáowa z pami ci do akumulatora AX rozpisywane jest przez sprz t w niewidoczny dla oprogramowania sposób na dwie elementarne operacje jednobajtowe. Dokonywane s one na rejestrach AH i AL i to nie- zale nie od tego, czy dotycz one parzystego czy nieparzystego adresu w pami ci.
  • 10. 60 Anatomia PC. Kompendium Nast pn ró nic w stosunku do procesora 8086 stanowi zredukowana do 4 bajtów dáu- go ü kolejki rozkazów. Kolejka ta jest uzupeániana jednocze nie z wykonywaniem rozkazu (je li aktualnie wykonywany rozkaz nie wymaga dost pu do magistrali) ju przy ubytku jednego bajta (dla porównania, w 8086 pocz wszy od dwóch bajtów). Czas dost pu do bajtu pami ci wynosi cztery cykle zegarowe. Mo e si wi c zdarzyü, e kolejka wypeániona rozkazami nie wymagaj cymi argumentów pobieranych z pami ci (na przykáad clc, ror, sti) wyczerpie si szybciej ni nast pi jej uzupeánienie. Stanowi to dodatkowe ograni- czenie w pracy procesora. Dostöp do pamiöci i przestrzeni wej cia-wyj cia Procesory serii 80x86 mog obsáugiwaü dwie niezale ne fizyczne przestrzenie adresowe. Obie z nich adresowane s poprzez t sam systemow magistral adresow , a wymiana danych mi dzy nimi a procesorem przebiega t sam magistral danych. Pierwszy z omawianych obszarów stanowi pami ü operacyjn . Mo na si do niego odwo- áywaü, u ywaj c przykáadowo rozkazu mov x,y (gdzie x i y mog okre laü adres w pami ci lub jeden z rejestrów procesora). Drugi obszar okre lany jest mianem przestrzeni wej- cia-wyj cia (I/O, Input/Output). Mo na si zwracaü do niego za pomoc rozkazów in a,port i out port,a. port symbolizuje lokalizacj w przestrzeni adresowej wej cia-wyj cia, za a jest akumulatorem, czyli jednym z rejestrów procesora. Rozkazy z grupy mov dopusz- czaj u ycie jako argumentu w zasadzie dowolnego rejestru procesora (z niewielkimi wy- j tkami, na przykáad niedozwolone s przesáania pomi dzy rejestrami segmentowymi). W przeciwie stwie do nich, rozkazy in i out akceptuj wyá cznie akumulator — AX dla portów 16-bitowych lub AL dla portów 8-bitowych. O tym, który z tych dwóch obszarów zostanie wybrany i jaki b dzie kierunek przekazywania informacji (do czy od CPU), decyduj sygnaáy systemowej magistrali steruj cej: IOWC — zapis do przestrzeni wej cia-wyj cia, IORC — odczyt z przestrzeni wej cia-wyj cia, MRDC — odczyt z pami ci, MWDC — zapis do pami ci. 20 linii adresowych procesora 8086 umo liwia dost p do przestrzeni adresowej o wielko ci 1 MB. Zastosowany w 8086 mechanizm adresowania wykorzystuje tzw. segmentacj . 20-bitowy adres fizyczny skáada si z 16-bitowego adresu segmentu (Segment Address) zapisanego w jednym z rejestrów segmentowych procesora (CS, DS, ES lub SS) i 16-bito- wego przemieszczenia wewn trz segmentu (Offset Address) zapisanego w jednym z pozo- staáych rejestrów1. 1 Nie wszystkie rejestry procesora 8086 mog byü u yte do adresowania pami ci. Nie da si w tym celu wykorzystaü rejestrów AX, CX i DX.
  • 11. Rozdziaä 2. i Architektury komputerów PC 61 Bezpo redni konsekwencj przyj tego sposobu adresowania jest logiczny podziaá pami ci na segmenty o wielko ci do 65536 bajtów, natomiast najistotniejsz konsekwencj po red- ni — mo liwo ü relokacji kodu z dokáadno ci do 16 bajtów (minimalna ró nica pomi - dzy pocz tkami dwóch ró nych segmentów). Sposób tworzenia adresu fizycznego na pod- stawie zapisanego w odpowiednich rejestrach adresu logicznego (w postaci segment:offset) przedstawia rysunek 2.1. Rysunek 2.1. Sposób tworzenia adresu fizycznego Procesor 8086 mo e zaadresowaü 65 536 portów jednobajtowych lub 32 768 portów dwu- bajtowych (albo ich kombinacj nie przekraczaj c á cznie rozmiarów segmentu, tj. 64 KB). Ukáady dekoderów adresowych páyty gáównej ograniczaj jednak ten obszar do 1024 baj- tów, tj. adresów 000h – 3FFh, przy zachowaniu mo liwo ci koegzystencji portów 8- i 16-bi- towych. Porty przestrzeni adresowej wej cia-wyj cia stanowi swego rodzaju bramy, przez które procesor widzi rejestry wewn trzne ró nych urz dze . Urz dzenia te s na ogóá wyspe- cjalizowanymi sterownikami zawieraj cymi mniej lub bardziej rozbudowan list pole- ce przyjmowanych przez jeden z portów. Stan, w jakim znajduje si dany sterownik, obrazowany jest zwykle poprzez zawarto ü tzw. rejestru statusowego (dost pnego te przez jeden z portów). Równie sam transport danych do i z urz dzenia mo e odbywaü si poprzez porty, ale mechanizm ten nie jest zbyt wydajny. Procesor uzyskuje dzi ki temu mo liwo ü programowania ró nych ukáadów peryferyjnych za pomoc instrukcji out. Jest równie mo liwe sprawdzanie stanu urz dzenia przez pobranie zawarto ci jego rejestru statusowego instrukcj in. Pozostaäe elementy architektury XT Centralnym punktem tego komputera byá oczywi cie procesor 8086 lub 8088. Páyta gáówna XT byáa przystosowana do instalacji koprocesora arytmetycznego 8087. W niektórych pó niejszych modelach PC/XT stosowane byáy procesory V20 i V30 firmy NEC, b d ce rozbudowanymi wersjami 8088 i 8086. Gáówny zegar taktuj cy (4,77 MHz) wykorzystywaá sygnaá 14,3181 MHz generowany w ukáadzie 8284 (po podziale przez 3). Nowsze modele XT odbiegaáy od tego rozwi zania i korzystaáy z bezpo redniego generatora o cz stotliwo ci si gaj cej 12 MHz. Wszystkie
  • 12. 62 Anatomia PC. Kompendium pozostaáe elementy páyty gáównej XT kontaktuj si z procesorem poprzez magistrale przedstawione na rysunku 2.2: Rysunek 2.2. Schemat blokowy komputera XT  Magistral lokaln , obejmuj c 16-bitow szyn danych i 20-bitow szyn adresow procesora 8086.  Magistral systemow , sprz on z magistral lokaln poprzez rejestry zatrzaskowe sterowane sygnaáem ALE. Wszystkie 20 bitów adresu oraz 8 bitów systemowej magistrali danych wyprowadzone s do gniazd rozszerzaj cych. Magistrala systemowa dostarcza te zestawy sygnaáów steruj cych, takich jak ~IOR, ~IOW, ~MEMR, ~MEMW, IRQn, DRQn, ~DACKn itd.  Magistral X, komunikuj c si z pami ci ROM zawieraj c systemowy BIOS (ale nie z rozszerzeniami BIOS na kartach) oraz z portami ukáadów na páycie gáównej.  Magistral pami ciow , która á czy szyny systemowe z obwodami pami ci dynamicznej poprzez ukáady adresowania wierszy i kolumn pami ci.  Magistral zewn trzn , która stanowi wyprowadzenie 20-bitowej systemowej szyny adresowej, 8-bitowej szyny danych i wi kszo ci sygnaáów systemowej szyny steruj cej. Powy sze magistrale á cz procesor z nast puj cymi elementami:  RAM — dynamiczn pami ci operacyjn ;  ROM — pami ci staá zawieraj c procedury inicjalizuj ce (wykonywane w momencie wá czenia komputera) oraz BIOS (Basic Input/Output System), stanowi cy zestaw podstawowych procedur obsáugi urz dze wej cia i wyj cia;
  • 13. Rozdziaä 2. i Architektury komputerów PC 63 2  8259A — 8-kanaáowym kontrolerem przerwa sprz towych o nast puj cym przyporz dkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 08h Zegar systemowy (kanaá 0 generatora 8253) 1 09h Klawiatura 2 0Ah Zarezerwowane 3 0Bh COM2 4 0Ch COM1 5 0Dh Kontroler dysku twardego 6 0Eh Kontroler nap du dysków elastycznych 7 0Fh LPT1 (A) Wektor oznacza numer indeksu wskazuj cego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwa . Tablica ta znajduje si w pami ci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentuj ce kolejne adresy.  8253 — programowanym ukáadem czasowym zawieraj cym trzy niezale ne liczniki o nast puj cym przyporz dkowaniu: Licznik Przeznaczenie 0 Implementacja zegara systemowego poprzez okresowe wywoáywanie IRQ0 1 Od wie anie pami ci 2 Obsáuga gáo nika  8237A — kontrolerem DMA (Direct Memory Access), który implementuje wirtualny kanaá á cz cy ukáady wej cia-wyj cia z pami ci i pracuje bez udziaáu procesora. Ukáad dysponuje czterema kanaáami: Kanaä Przeznaczenie 0 Ukáad od wie ania pami ci 1 à cze synchroniczne SDLC (Synchronous Data Link Control — standard á cza synchronicznego firmy IBM) 2 Kontroler nap du dysków elastycznych 3 Kontroler dysku twardego 2 Do grupy przerwa sprz towych nale y równie przerwanie niemaskowalne (NMI), chocia nie jest ono obsáugiwane przez aden z kontrolerów 8259A.
  • 14. 64 Anatomia PC. Kompendium  8255 — programowanym interfejsem PPI (Programmable Peripheral Interface), obsáuguj cym nast puj ce urz dzenia:  klawiatur ,  przeá czniki pami ci konfiguracji (Configuration Switches),  wá czanie i wyá czanie gáo nika,  sterowanie nap dem pami ci kasetowej. Wi kszo ü elementów architektury XT zlokalizowanych jest na páycie gáównej, a niektóre umieszczone s na kartach rozszerze (sterowniki dysków, á czy szeregowych i równole- gáych). Wszystkie ukáady maj ci le okre lone obszary adresowe w przestrzeni wej cia- -wyj cia, w której widoczne s ich rejestry steruj ce. Magistrala ISA 8-bitowa Zewn trzna magistrala architektury PC/XT jest o miobitowa. Komputery tej klasy wypo- sa ane byáy w umieszczone na páycie gáównej 62-ko cówkowe gniazda rozszerzaj ce (Expansion Slots) (rysunek 2.3). Liczba tych gniazd nie byáa jednoznacznie okre lona i zale aáa od modelu páyty; standardowym rozwi zaniem przyj tym w modelu IBM PC/XT byá monta 8 gniazd na karty rozszerzaj ce. W gniazdach tych mo na byáo umieszczaü karty 8-bitowe (tzw. krótkie), charakteryzuj ce si pojedynczym zá czem grzebieniowym. Rysunek 2.3. Gniazdo 8-bitowej magistrali zewn trznej
  • 15. Rozdziaä 2. i Architektury komputerów PC 65 Teoretycznie jest caákowicie oboj tne, w którym z gniazd umieszczona zostaáa dana karta, bowiem wszystkie wyprowadzenia poá czone byáy równolegle (wyj tek stanowiáo zá cze J8 w starszych modelach XT). Niektóre karty umieszczone zbyt blisko siebie mogáy wza- jemnie zakáócaü swoj prac . Uwaga ta nie straciáa aktualno ci do dnia dzisiejszego, chocia odnosi si obecnie raczej do magistrali PCI. Krótki opis sygnaáów 8-bitowej magistrali ISA przedstawia poni sze zestawienie: ±5 V, ±12 V Komplet napi ü zasilaj cych, z których mog korzystaü karty rozszerze . GND Masa zasilania. OSC Sygnaá zegara systemowego 14,318180 MHz; ten sam sygnaá, po podzieleniu cz stotliwo ci przez 3, otrzymuje procesor. IRQ2 – IRQ7 Interrupt Request — linie zgáosze przerwa sprz towych. Kanaáy 0 (zegar systemowy) i 1 (klawiatura) obsáuguj urz dzenia zainstalowane na páycie gáównej, tak wi c nie zostaáy wyprowadzone. DRQ1 – DRQ3 DMA Request — linie zgáosze dania przydziaáu kanaáu 1, 2 lub 3 DMA. Kanaá 0 DMA jest ju zaj ty (obsáuguje od wie anie pami ci), nie zostaá wi c wyprowadzony. ~DACK1 – DMA Acknowledge — odpowiadaj ce liniom DRQn linie – ~DACK3 potwierdzenia przyj cia dania obsáugi kanaáem DMA. ~DACK0 Sygnaá, który mo e byü wykorzystany przez karty posiadaj ce wáasn pami ü dynamiczn do jej od wie ania. Pojawia si on równolegle z odbywaj cymi si z udziaáem kanaáu 0 DMA cyklami od wie ania pami ci na páycie gáównej. ~IOR I/O Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej wej cia-wyj cia w celu odczytu. ~IOW I/O Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej wej cia-wyj cia w celu zapisu. ~MEMR Memory Read — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej pami ci w celu odczytu. ~MEMW Memory Write — sygnaá ten przyjmuje poziom niski (aktywny) w chwili wystawienia przez procesor lub kontroler DMA dania dost pu do przestrzeni adresowej pami ci w celu zapisu. RESET Przekazuje kartom rozszerze sygnaá generowany na páycie po naci ni ciu przycisku RESET.
  • 16. 66 Anatomia PC. Kompendium A0 – A19 20-bitowa magistrala adresowa komputera. Stan linii A0 – A19 odzwierciedla stan wyprowadze A0 – A19 procesora 8086/8088 lub jest wytwarzany przez ukáad kontrolera DMA. D7 – D0 Dwukierunkowa, o miobitowa magistrala danych. ALE Address Latch Enable — sygnaá wytwarzany przez kontroler magistrali 8288; informuje o ustabilizowaniu adresu na magistrali adresowej, co jest jednocze nie poleceniem dla ukáadów kart rozszerze , e nale y podj ü dekodowanie adresu i prób „dopasowania go” do wáasnej przestrzeni adresowej. I/O CHRDY I/O Channel Ready — poziom sygnaáu na tej linii sprawdzany jest przez procesor lub kontroler DMA w ka dym cyklu dost pu do urz dze wej cia-wyj cia. Powolne ukáady peryferyjne mog w ten sposób sygnalizowaü konieczno ü wprowadzenia przez urz dzenie daj ce dost pu (tj. procesor lub kontroler DMA) tzw. cykli oczekiwania, czyli dodatkowych, „pustych” cykli zegarowych (Wait States) w oczekiwaniu na dane. Poziom logicznej 1 oznacza gotowo ü urz dzenia, logiczne 0 wymusza oczekiwanie. ~I/O CHK I/O Channel Check — ukáady zamontowane na kartach rozszerze mog t drog zgáaszaü páycie gáównej swoje niedomagania wykluczaj ce je z dalszej pracy. Sygnaá aktywny (tj. zero logiczne) powoduje wygenerowanie przerwania 2 (INT 2), a wi c uruchomienie takiej samej akcji, jak w przypadku bá du parzysto ci pami ci na páycie (wy wietlenie odpowiedniego komunikatu i zatrzymanie systemu). AEN Wysoki poziom logiczny na tej linii oznacza, e kontroler DMA przej á kontrol nad magistralami systemowymi (ko cówki procesora znajduj si w stanie wysokiej impedancji). T/C Terminal Count — sygnaá generowany przez kontroler DMA. Wskazuje na zako czenie cyklu dost pu DMA (wykonanie zaprogramowanej liczby transmisji). Karty rozszerze s niezmiernie wa nym elementem architektury komputera. Zapewniaj one w zasadzie nieograniczon elastyczno ü w projektowaniu urz dze peryferyjnych, które z punktu widzenia oprogramowania b d si zachowywaáy tak, jak gdyby znajdo- waáy si na páycie gáównej. Model AT Na páycie gáównej komputerów AT mo na byáo znale ü oprócz procesora ju tylko kilka ukáadów scalonych wysokiej skali integracji. Nie oznaczaáo to bynajmniej, e nast piáy jakie gruntowne zmiany w stosunku do architektury pierwowzoru, w którym mo na byáo
  • 17. Rozdziaä 2. i Architektury komputerów PC 67 jednoznacznie zlokalizowaü wszystkie charakterystyczne ukáady scalone. Podwy szenie skali integracji byáo zabiegiem technologicznym i nie naruszaáo w aden sposób peánej zgodno ci funkcjonalnej elementów systemu. W modelu AT wprowadzono oczywi cie pewne unowocze nienia — inaczej nie mo na by przecie mówiü o nowym modelu. Oto ogólna sylwetka architektury AT, okre lanej te mianem ISA (Industry Standard Architecture):  Procesor otrzymuje sygnaá taktuj cy z ukáadu 82284, b d cego nast pc 8284 (stosowanego z procesorami 8086/8088). Procesory 80286 w pierwszych modelach AT taktowane byáy sygnaáem 6 MHz. Pó niej na rynku znalazáy si ukáady scalone 80286 produkcji firmy Harris, daj ce si taktowaü zegarem 25 MHz. Do wy szej cz stotliwo ci zegarowej musiaáy zostaü przystosowane równie inne elementy architektury, a nie tylko sam procesor.  24-bitowa magistrala adresowa komputera AT pokrywa przestrze adresow do 16 MB, co jednak wymaga oprogramowania wykorzystuj cego tzw. chroniony tryb pracy procesora (Protected Mode). W zgodnym z 8086/8088 trybie rzeczywistym (Real Mode) wykorzystanych jest tylko 20 linii adresowych.  Do wspóápracy z ukáadem 80286 przewidziano koprocesor arytmetyczny 80287, dla którego zamontowano dodatkow podstawk na páycie gáównej.  W modelu AT mo emy wyró niü nast puj ce magistrale:  Magistral lokaln (24 linie adresowe i 16 linii danych) poá czon bezpo rednio z procesorem.  Poprzez zastosowanie rejestrów zatrzaskowych uzyskuje si ustabilizowan magistral systemow . Stanowi ona kopi cz ci magistrali lokalnej (kompletna szyna danych plus linie adresowe A0 – A19).  Magistrala X obsáuguje komunikacj z ROM-BIOS oraz z portami ukáadów umieszczonych na páycie gáównej (ale nie z rozszerzeniami BIOS na kartach).  Linie magistrali systemowej z obwodami pami ci dynamicznej (poprzez ukáady adresowania wierszy i kolumn pami ci) á czy magistrala pami ciowa.  Magistrala L wyprowadza linie A17 – A23 magistrali lokalnej do gniazd rozszerzaj cych (tj. magistrali zewn trznej).  Magistrala zewn trzna, która stanowi wyprowadzenie 24-bitowej systemowej szyny adresowej, 16-bitowej szyny danych i wi kszo ci sygnaáów systemowej szyny steruj cej. Jedynymi ukáadami mog cymi przej ü peán kontrol nad magistralami systemowymi (tzn. inicjowaü transmisj i decydowaü o jej kierunku) s procesor i kontroler DMA. Przy- wileju tego nie ma aden inny procesor zamontowany na karcie rozszerze . Magistrala zewn trzna wyprowadza co prawda sygnaá ~MASTER, ale procedura przej cia sterowania rozpoczyna si od wymiany sygnaáów uzgodnienia z kontrolerem DMA, który to dopiero odá cza procesor systemowy od magistral.
  • 18. 68 Anatomia PC. Kompendium  Dla zwi kszenia liczby kanaáów IRQ (linii przyjmuj cych zgáoszenia przerwa sprz towych) wprowadzony zostaá drugi ukáad 8259A (Slave). Jest on podá czony do jednego z wej ü ukáadu gáównego (Master). Komputer AT dysponuje dzi ki temu 15 kanaáami IRQ o nast puj cym przyporz dkowaniu: Linia IRQ Wektor(A) Urzñdzenie 0 08h Zegar systemowy 1 09h Klawiatura 2 0Ah Wyj cie kaskadowe do ukáadu Slave 3 0Bh COM2 4 0Ch COM1 5 0Dh LPT2 6 0Eh Kontroler nap du dysków elastycznych 7 0Fh LPT1 8 70h Zegar czasu rzeczywistego 9 71h Wywoáuje przerwanie IRQ2 10 72h Zarezerwowane 11 73h Zarezerwowane 12 74h Zarezerwowane 13 75h Koprocesor arytmetyczny 14 76h Kontroler dysku twardego 15 77h Zarezerwowane (A) Wektor oznacza numer indeksu wskazuj cego adres procedury obsáugi danego przerwania umieszczony w tzw. tablicy wektorów przerwa . Tablica ta znajduje si w pami ci w obszarze 00000h – 003FFh i zawiera czterobajtowe pozycje reprezentuj ce kolejne adresy. Do grupy przerwa sprz towych nale y te przerwanie niemaskowalne (NMI), które nie jest jednak obsáugiwane przez aden z kontrolerów 8259A.  System DMA tak e otrzymaá dodatkowe wsparcie w postaci drugiego ukáadu scalonego 8237A zainstalowanego dla potrzeb transmisji 16-bitowych. Kanaáy DMA zostaáy przydzielone w nast puj cy sposób: Kanaä Szeroko è w bitach Przeznaczenie 0 8 Zarezerwowany 1 8 Ukáad transmisji synchronicznej SDLC 2 8 Kontroler nap du dysków elastycznych 3 8 Zarezerwowany 4 – Kaskada 5 16 Zarezerwowany
  • 19. Rozdziaä 2. i Architektury komputerów PC 69 Kanaä Szeroko è w bitach Przeznaczenie 6 16 Zarezerwowany 7 16 Zarezerwowany  Programowalny ukáad czasowy 8253 zostaá zast piony unowocze nionym modelem 8254, którego trzy niezale ne kanaáy obsáuguj nast puj ce urz dzenia: Kanaä Przeznaczenie 0 Generacja sygnaáu IRQ0 (zegar systemowy) 1 Od wie anie pami ci 2 Obsáuga gáo nika  Zrezygnowano z usáug wi kszo ci mikroprzeá czników (DIP) dla ustalania parametrów konfiguracyjnych systemu. Ich miejsce zaj áa podtrzymywana bateryjnie pami ü CMOS (ukáad scalony MC146818). Przy okazji tych zmian wprowadzony zostaá zegar czasu rzeczywistego, pracuj cy równie przy wyá czonym komputerze (podtrzymywanie bateryjne). W modelu XT zegar pracowaá tylko od wá czenia do wyá czenia komputera.  Magistrala zewn trzna otrzymaáa dost p do wszystkich 16 bitów systemowej szyny danych oraz wzbogacona zostaáa o kilka nowych sygnaáów steruj cych. Do wszystkich ukáadów scalonych stanowi cych skáadowe systemu mo na si odwoáywaü przez porty umieszczone w przestrzeni adresowej wej cia-wyj cia. Procesor 80286 Pod wzgl dem budowy wewn trznej procesor 80286 nie ró ni si w istotny sposób od swego poprzednika. Nowo ci jest jedynie wprowadzenie tzw. chronionego trybu pracy (Protected Mode). Jego istota polega na implementacji sprz towej kontroli dost pu do okre lonych obszarów pami ci. Mechanizmy te znajduj zastosowanie w pracy wieloza- daniowych systemów operacyjnych. Ukáad 80286 dysponuje specjalnym, dodatkowym zestawem rozkazów przeznaczonych do obsáugi tego trybu pracy. Poza nim (tj. w trybie rzeczywistym Real Mode) procesor nadal dysponuje list rozkazów zgodn z 8086, ale poszerzon o kilka nowych polece . Nie mogáy byü one jednak wykorzystane w aplikacjach zachowuj cych „zgodno ü w dóá” do poziomu XT. Poszerzona do 24 bitów magistrala adresowa pokrywaáa przestrze 16 MB. Z obszaru tego mo na byáo jednak korzystaü wyá cznie w trybie chronionym. W trybie rzeczywistym trzeba si byáo zadowoliü zakresem adresowania zgodnym z 8086, tj. 1 MB. Sposób genera- cji adresu fizycznego pozostaá bez zmian. W trybie rzeczywistym 80286 zachowywaá si po prostu jak szybki 8086. Na zwi kszenie efektywnej szybko ci przetwarzania miaáo wpáyw nie tylko podniesienie cz stotliwo ci taktuj cej (standardowo do 6, 8 lub 12 MHz,
  • 20. 70 Anatomia PC. Kompendium w skrajnym przypadku do 25 MHz), ale równie poprawki w konstrukcji wewn trznej procesora oraz zmodyfikowana obsáuga magistrali. Obszar przestrzeni adresowej dla urz dze wej cia-wyj cia jest zgodny z mo liwo- ciami procesora 8086; teoretycznie mo na obsáu yü 64 K portów 8-bitowych o adresach 0 – 65535, 32 K portów 16-bitowych o parzystych adresach 0, 2, 4, …, 65534 lub ich kombinacje w zakresie do 64 K. Podobnie jednak jak w modelu XT, wbudowany w páyt dekoder adresów wej cia-wyj cia rozpoznaje tylko 1024 z nich — s to porty ulokowane w zakresie 0 – 1023 (000h – 3FFh). Ukáad 8086 miaá mo liwo ü samodzielnego wytwarzania sygnaáów sterowania magistral , co umo liwiaáo rezygnacj z udziaáu kontrolera 8288. Procesor 80286 nie ma takiej mo li- wo ci i musi wspóápracowaü z odpowiadaj cym mu kontrolerem magistrali 80288. Magistrala ISA 16-bitowa Podobnie jak w modelu PC/XT, wi ksza cz ü sygnaáów magistrali systemowej wypro- wadzona jest do gniazd, w których mo na umieszczaü karty rozszerze . W przypadku architektury AT magistrala zewn trzna jest ju jednak 16-bitowa. Gniazda rozszerzaj ce (rysunek 2.4) podzielone s na dwie cz ci; pierwsza, 62-stykowa, jest zgodna (z wy- j tkiem sygnaáów 0WS i REF) z 8-bitow magistral XT, druga stanowi jej 36-stykowe uzupeánienie. Páyty gáówne komputerów AT miaáy na ogóá kilka zá czy 16-bitowych i jedno lub dwa 8-bitowe. Poni ej omówione zostan dodatkowe linie rozszerzaj ce. Znaczenie pozostaáych sygnaáów jest takie samo, jak w przypadku magistrali XT. ~0WS 0 Wait States — karta rozszerze sygnalizuje, e jest dostatecznie szybka, aby byü obsáugiwan bez dodatkowych cykli oczekiwania. ~REF Refresh — sygnaá ten informuje, e w danym momencie odbywa si cykl od wie ania pami ci dynamicznej na páycie gáównej. Jego ródáem nie jest kanaá 0 DMA, lecz jeden z generatorów ukáadu 8254 (Timer) lub specjalizowane ukáady obsáuguj ce sam pami ü. LA17 – LA23 Large Address — siedem najbardziej znacz cych linii 24-bitowej szyny adresowej procesora. Linie LA17 – LA19 pokrywaj si logicznie z liniami A17 – A19 w cz ci 8-bitowej zá cza, z t ró nic , e adres na liniach LAnn wystawiany jest wcze niej. Vcc Napi cie zasilaj ce (+5 V). SD8 – SD15 System Data — bardziej znacz cy bajt 16-bitowej systemowej szyny danych AT. ~SBHE System Bus High Enable — sygnaá ten jest wystawiany przez procesor lub kontroler DMA podczas procesu przekazywania danych 16-bitowych z udziaáem bardziej znacz cego bajtu magistrali, tj. SD8 – SD15.
  • 21. Rozdziaä 2. i Architektury komputerów PC 71 Rysunek 2.4. Gniazdo 16-bitowej magistrali zewn trznej ~MEMCS16 Sygnaá generowany jest przez karty rozszerze , które gwarantuj dost p do pami ci w trybie 16-bitowym. Karta 16-bitowa, która nie odpowie w odpowiednim momencie wystawieniem niskiego poziomu logicznego na linii ~MEMCS16, b dzie obsáugiwana tak jak 8-bitowa. Je eli karta 8-bitowa zostanie umieszczona w zá czu 16-bitowym, to sygnaá ~MEMCS16 b dzie nieaktywny (na niepodá czonej linii ustala si wysoki poziom logiczny), co umo liwia automatyczn detekcj rozmiaru karty. ~I/O CS16 Sygnaá ten generowany jest przez karty rozszerze , które gwarantuj dost p do przestrzeni wej cia-wyj cia w trybie 16-bitowym. Obowi zuj tu te same uwagi, co dla sygnaáu ~MEM CS16. ~MEMR Memory Read — stan aktywny tej linii (niski poziom logiczny) oznacza danie odczytu (CPU lub DMA) z pami ci z zakresu 0 – 16 MB. Sygnaá ~SMEMR w 8-bitowej cz ci zá cza generowany jest wyá cznie przy odczytach w przestrzeni
  • 22. 72 Anatomia PC. Kompendium adresowej 0 – 1 MB, za przy próbie dost pu do pami ci powy ej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). ~MEMW Memory Write — stan aktywny tej linii (niski poziom logiczny) oznacza danie odczytu (CPU lub DMA) z pami ci z zakresu 0 – 16 MB. Sygnaá ~SMEMW w 8-bitowej cz ci zá cza generowany jest wyá cznie przy odczytach w przestrzeni adresowej 0 – 1 MB, za przy próbie dost pu do pami ci powy ej 1 MB pozostaje nieaktywny (wysoki poziom logiczny). DRQ5 – 7, 16-bitowe kanaáy DMA udost pniane przez dodatkowy ukáad ~DACK5 – 7 kontrolera DMA 8237A (Slave). IRQ10 – 12, Interrupt Request — linie zgáosze przerwa sprz towych ~IRQ14 – 15 obsáugiwane przez dodatkowy kontroler 8259A (Slave). Nie jest wyprowadzana linia IRQ13, przypisana standardowo obsáudze znajduj cego si na páycie gáównej koprocesora arytmetycznego. DRQ0, DMA Request — DMA Acknowledge. 8-bitowy kanaá obsáugi ~DACK0 DMA powstaáy po zlikwidowaniu pochodz cego z architektury XT mechanizmu od wie ania pami ci kanaáem DMA. ~MASTER Sygnaá umo liwiaj cy przej cie sterowania systemem przez procesor znajduj cy si na karcie rozszerze . Ukáadowi takiemu nale y wpierw przyporz dkowaü jeden z kanaáów DMA. Kontroler DMA przeprowadza rutynowo proces odá czania procesora zainstalowanego na páycie gáównej (sekwencja sygnaáów HRQ i HLDA) przed wysáaniem sygnaáu ~DACK do chc cego zawáadn ü magistralami procesora. Ten reaguje uaktywnieniem linii ~MASTER (tj. sprowadzeniem jej do poziomu zera logicznego) i przejmuje sterowanie systemem. Komputery z procesorami 386, 486 i Pentium Modele AT z procesorem 80286 wyparte zostaáy przez komputery wyposa one w pro- cesory 80386 i 80486, a po nich nadeszáy kolejne generacje Pentium. Páyty takie cechowaáy 32-bitowe magistrale systemowe. Gniazda kart rozszerze ISA miaáy jednak nadal jedynie 16 linii danych i 24 linie adresowe. àamanie i przesuwanie bajtów dokonywane byáo w specjalnych ukáadach po rednicz cych mi dzy magistral systemow a zewn trzn . 32-bitowe modele AT nie ró niáy si zbytnio od swych 16-bitowych poprzedników. Wzrost mocy obliczeniowej osi gany byá gáównie dzi ki podniesieniu ró nych cz stotliwo ci tak- tuj cych, co poci gaáo za sob w oczywisty sposób przyspieszenie pracy magistral. Najwi kszym problemem architektury AT pozostaáa do samego ko ca magistrala zew- n trzna (ISA). Decydowaáy o tym dwa gáówne czynniki: jej szeroko ü i szybko ü pracy.
  • 23. Rozdziaä 2. i Architektury komputerów PC 73 Na kartach rozszerze montowane byáy kontrolery urz dze peryferyjnych wymieniaj - cych dosyü intensywnie dane z pami ci . Mowa tu w szczególno ci o kontrolerach dys- ków twardych, kartach sieciowych i graficznych. Drugim hamulcem byáa cz stotliwo ü taktowania magistrali zewn trznej. Producenci chc cy przestrzegaü zgodno ci ze specyfika- cj ISA musieli limitowaü szybko ü jej pracy do warto ci poni ej 8,33 MHz. Warto ü stan- dardowa mie ciáa si zwykle w zakresie 6 – 8 MHz. Jedynie w modelach 486DX-50 MHz warto ü ta podniesiona zostaáa do 12,5 MHz. Doszáo do sytuacji, i stosunkowo szybkie ukáady peryferyjne nie wsz dzie mogáy byü wykorzystane, a podnoszenie cz stotliwo ci pracy magistrali nie gwarantowaáo nieza- wodnej pracy znajduj cych si na rynku kart starszego typu. Rozwi zanie powy szych problemów w ramach architektury AT nie byáo mo liwe i konie- czne staáo si wprowadzenie nowej magistrali zewn trznej. Z tego te wzgl du powstaáo wiele konkurencyjnych standardów, z których tylko nieliczne ugruntowaáy sw pozycj na rynku (rysunek 2.5). Ka dy z nich generowaá fal kart rozszerze nowego typu, obsáugu- j cych stale rosn c gam urz dze peryferyjnych. Rysunek 2.5. Zastosowania procesorów w ramach architektur PC Przed przej ciem do bardziej szczegóáowego omówienia standardów magistral nast puj - cych po ISA podajmy w formie porównania ich teoretyczne przepustowo ci maksymalne. Przegl daj c tabel na nast pnej stronie, nale y pami taü, e magistrala MCA — b d c magistral asynchroniczn , wyposa on w mechanizmy arbitra u — nie ma sztywno ustalonego limitu przepustowo ci i w zale no ci od wersji magistrali oraz mo liwo ci zain- stalowanych kart rozszerze jej przepustowo ü mo e si znacznie zmieniaü. Nale y te pa- mi taü, e magistrala AGP mo e obsáugiwaü tylko jedno urz dzenie (doáo enie drugiego gniazda AGP wymaga u ycia osobnego kontrolera) i u ywana jest wyá cznie do obsáugi kart graficznych, podczas gdy wszystkie inne magistrale maj charakter uniwersalny i mog sáu yü do podá czania urz dze ró nego typu.
  • 24. 74 Anatomia PC. Kompendium Standard Przepustowo è magistrali ISA 8,33 MB/s EISA 33 MB/s MCA 20 MB/s VESA Local Bus 64 MB/s do 120 MB/s PCI 132 MB/s AGP 264 MB/s do 2112 MB/s PCI-X 132 MB/s do 1024 MB/s PCI Express 256 MB/s do 8192 MB/s (w jednym kierunku) PCI Express 2.0 512 MB/s do 16384 MB/s (w jednym kierunku) EISA Jednym ze standardów, któremu udaáo si (przynajmniej na pewien czas) opanowaü rynek PC, byáo rozszerzenie EISA (Extended Industry Standard Architecture). Jego powstanie stanowiáo istotny krok na drodze do wykorzystania peánych mo liwo ci procesorów 32-bitowych. System ten znalazá zastosowanie gáównie w sektorze serwerów sieciowych. Architektura EISA byáa dosyü kosztowna ze wzgl du na swoje skomplikowanie, wynika- j ce z ch ci zachowania mo liwo ci wspóápracy z dotychczas stosowanymi peryferiami ISA. Kontroler magistrali musiaá ka dorazowo decydowaü, czy bie c operacj mo na przeprowadziü w trybie 32-bitowym czy te nale y symulowaü 16-bitowy tryb pracy. To samo dotyczyáo kontrolera DMA. W razie potrzeby 32-bitowy kontroler DMA emu- lowaá prac swego 8-bitowego poprzednika. Mimo i technologia ta nigdy nie nale aáa do tanich, ogromna konkurencja na rynku pro- ducentów osprz tu EISA doprowadziáa do istotnego spadku cen i pewnej popularyzacji systemu. Wytwórcy sprz tu standardu EISA reklamowali jego kompatybilno ü z kartami ISA. Speánienie tego wymogu dawaáo posiadaczowi páyty gáównej EISA i kart rozszerze ISA pewno ü, i wszystko b dzie doskonale wspóápracowaü (tyle tylko, e nic na tym nie zyskiwaá). Dopiero wyposa enie páyty ze zá czami EISA w karty standardu EISA udo- st pniaáo peáne mo liwo ci systemu. W chwili obecnej trudno byáoby znale ü producenta peryferiów z tym zá czem, gdy wiat PC zdominowaáa magistrala PCI. Zmiany wprowadzone przez EISA w stosunku do ISA nie miaáy charakteru rewolucyj- nego, a raczej powa nej operacji kosmetycznej i dotyczyáy obszarów wyszczególnionych w kolejnych punktach. Wieloprocesorowo è Dowolny kontroler (procesor) umieszczony na jednej z kart rozszerze EISA ma nieogra- niczone mo liwo ci sterowania magistral systemow . Oznacza to, e w systemie mog wspóápracowaü ró ne procesory maj ce dost p do tych samych zasobów komputera, takich
  • 25. Rozdziaä 2. i Architektury komputerów PC 75 jak dyski, pami ü itp. System przydziaáu magistral kolejnym procesorom jest dosyü roz- budowany i ma charakter hierarchiczno-priorytetowy. Magistrala zewnötrzna Karty rozszerze EISA maj do dyspozycji (oprócz wielu sygnaáów steruj cych) 32 bity systemowej szyny adresowej i 32 bity systemowej szyny danych. Na magistral zewn trzn EISA skáada si 98 sygnaáów standardu ISA oraz 90 nowych linii. Nie wszystkie nowe sygnaáy s jednoznacznie zdefiniowane. Producentom wyspecjalizowanych kart pozosta- wiono miejsce na wáasne rozwi zania. Aby zachowaü wymóg zgodno ci z kartami ISA, gniazda EISA maj szczególn kon- strukcj . Styki uáo one s na dwóch poziomach. Poziom górny dostarcza wszystkich sygnaáów standardu ISA, natomiast w dolnym (poáo onym w gá bi gniazda) rozlokowane s ko cówki EISA. Normalna karta ISA nie mo e byü wsuni ta tak gá boko, by si gn ü linii dodatkowych styków — uniemo liwiaj to poprzeczne zapory. Nie s one jednak prze- szkod dla kart EISA, maj cych w odpowiednich miejscach wyci cia. Kontroler DMA Bardzo istotne zmiany wprowadzono w systemie DMA. Nie ma w nim ju znanych ze standardu ISA ogranicze obj to ci przesyáanych danych do bloków po 64 KB (128 KB w kanaáach 16-bitowych). Wykorzystywane s peáne mo liwo ci 32-bitowej szyny adre- sowej, tzn. teoretycznie mo liwe s transfery bloków o wielko ci do 4 GB. Aby zachowaü zdolno ü obsáugi kart ISA, stosowany w architekturze EISA nowoczesny, 32-bitowy kon- troler DMA ma mo liwo ü pracy w trybie ukáadu 8237A. Ka dy z siedmiu kanaáów DMA mo e wi c obsáugiwaü urz dzenia 8-, 16-, i 32-bitowe. Zmieniono te sposób przydziaáu kanaáów urz dzeniom. W miejsce staáych priorytetów poszczególnych kanaáów wprowadzono system rotacyjny. Byá to krok w stron systemów wielozadaniowych i wieloprocesorowych, który miaá uniemo liwiü trwaáe blokowanie kanaáów przez uprzywilejowane urz dzenie. Kontroler przerwaþ sprzötowych System EISA dysponuje, podobnie jak ISA, 15 kanaáami IRQ. Istotnym novum byáa natomiast zmiana sposobu wyzwalania przerwa . Standard ISA u ywaá zboczy impulsu, co jest metod bardzo podatn na zakáócenia. EISA wymaga od zgáaszaj cego przerwanie urz dzenia utrzymania aktywnego poziomu sygnaáu, tj. przekroczenia okre lonego poziomu napi cia, a nie tylko jego wzrostu. Kontroler magistral Wszystkie magistrale EISA s 32-bitowe. Procesory 80386 i 80486 maj poza tym mo li- wo ü u ytkowania magistral w specjalnym trybie nast puj cych po sobie kolejnych cykli dost pu (Burst), co oznacza osi ganie adresowanego obiektu w jednym takcie zegarowym.
  • 26. 76 Anatomia PC. Kompendium Dla porównania, magistrala AT potrzebuje, w najlepszym razie (bez cykli oczekiwania), czterech taktów zegara. Ze wzgl du na konieczno ü zachowania kompatybilno ci magi- strala zewn trzna EISA pracuje z maksymaln pr dko ci 8,33 MHz, natomiast dost p do pami ci odbywa si ju z peán cz stotliwo ci zegara CPU. Najbardziej skomplikowan cz ci systemu EISA jest wi c niew tpliwie kontroler magi- stral. Musi on umieü odró niü od siebie pojedyncze cykle ISA i EISA, przeá czaü szyn w tryb burst oraz przeprowadzaü áamanie i skáadanie bajtów przy dost pie do obiektów 8- i 16-bitowych. Pamiöè konfiguracji 64 bajty pami ci konfiguracji znane z architektury AT zast pione zostaáy przez 4 KB w standardzie EISA. Pami ü ta przechowuje nie tylko informacje o konfiguracji páyty gáównej, ale i o zainstalowanych kartach. W systemie EISA nie ma adnych przeá cz- ników konfiguruj cych (DIP) ani zwor; konfigurowanie systemu odbywa si caákowicie programowo. MCA Architektura MCA (Micro Channel Architecture) byáa wytworem firmy IBM i zostaáa po raz pierwszy wprowadzona w modelach PS/2. Miaá w niej miejsce zdecydowany odwrót od tradycji upartego trzymania si (w celu zachowania kompatybilno ci) standardu ISA. Dotyczy to zarówno cech logicznych architektury, jak i nowej geometrii kart i zá czy, która wykluczaáa wspóáprac z osprz tem ISA. Polityka koncernu IBM poszáa w tym przypadku w zupeánie innym kierunku. Wszystkie charakterystyczne cechy systemu zostaáy opatentowane, a licencje na produkcj urz dze w tym standardzie wydawane byáy dosyü sk po. Miaáo to oczywi cie na celu utrzymanie monopolu w tej dziedzinie, co niew t- pliwie si udaáo. Niestety, ka de rozwi zanie ma i zalety, i wady, a przyj ta metoda nie wyszáa na dobre propagowaniu tej technologii. Brak konkurencji na rynku producentów utrzymywaá stosunkowo wysokie ceny i hamowaá sprzeda wyrobów. Ponadto domina- cja IBM w tym sektorze staáa si inspiracj do rozwijania konkurencyjnych technologii. Jako obrona rynku producentów przed monopolem IBM powstaáa mi dzy innymi archi- tektura EISA. MCA byáa ukierunkowana wyra nie na potrzeby systemów wielozadaniowych typu OS/2 i 32-bitowych procesorów 80386 i 80486. Mimo ogromnych ró nic architektonicznych, programy pracuj ce na urz dzeniach PS/2 i pod nadzorem systemu MS-DOS nie spra- wiaáy adnych trudno ci, jak dáugo tylko nie si gaáy bezpo rednio do rejestrów. Dla u ytkownika poruszaj cego si na poziomie systemu operacyjnego i aplikacji jedno- znaczne okre lenie rodzaju architektury páyty gáównej nigdy nie byáo rzecz áatw . Je eli pomin ü ewidentne ró nice wynikaj ce ze wzrostu mocy obliczeniowej systemu, jedy- nym sposobem poznania architektury komputera (bez zdejmowania obudowy) pozostanie zawsze si gni cie do programów diagnostycznych.
  • 27. Rozdziaä 2. i Architektury komputerów PC 77 Przepustowo ü magistrali zewn trznej MCA si gaáa 20 MB/s. Szybka jak na owe czasy, bo pracuj ca w takt zegara procesora, byáa magistrala lokalna á cz ca go z pami ci . Magistrala systemowa miaáa co prawda szeroko ü 32 bitów (zarówno w cz ci adreso- wej, jak i danych), ale byáa taktowana zegarem 10 MHz. Na ka d transmisj przypadaáy niestety a dwa cykle zegarowe (dla porównania: ISA — 4 cykle, EISA — 1 cykl). Gruntownie zmodyfikowany zostaá system DMA. Po pierwsze, w transmisjach DMA u y- wano wyá cznie peánego 32-bitowego adresu pokrywaj cego caá przestrze adresow systemu. Zrezygnowano z emulowania 8- i 16-bitowego trybu ukáadu 8237A. Po drugie (co byáo absolutnym novum), dozwolono, by jednocze nie byá aktywny ka dy z o miu kanaáów DMA. Nie trzeba chyba dodawaü, jak wielkie znaczenie ma taka cecha dla sys- temów wielozadaniowych. System przerwa sprz towych zapewniaá obsáug 255 urz dze . Osi gni to to dzi ki wprowadzeniu wyzwalania poziomem (a nie zboczem, jak to ma miejsce w architekturze ISA) i dopuszczeniu do podziaáu jednego kanaáu pomi dzy wiele urz dze . Wyzwalanie przerwania poziomem sygnaáu jest warunkiem mo liwo ci obsáugi przerwania w syste- mach wieloprocesorowych, gdy przerwanie musi pozostaü zgáoszone do momentu, gdy przyjmie je jeden z procesorów. Zgáoszenie przerwania zboczem mogáoby w takim przy- padku doprowadziü do „zgubienia” zgáoszenia przerwania. Centralny procesor na páycie gáównej (Host CPU) mógá byü wspomagany przez 16 dodat- kowych mikroprocesorów umieszczonych na kartach rozszerze . Dla potrzeb wzajemnej komunikacji mi dzy procesorami, uwzgl dnienia ich priorytetów i implementacji mecha- nizmu przydziaáu czasu dedykowano specjaln 4-bitow szyn steruj c . Karty rozszerze systemu MCA nie byáy ju anonimowe. Ka da z nich miaáa swój nie- powtarzalny numer identyfikacyjny — produktom innych wytwórców nadawane byáy numery uzgadniane centralnie z IBM. System ten umo liwiaá jednoznaczn identyfikacj rodzaju karty. Jej konfiguracja odbywaáa si wyá cznie w drodze dialogu z programem instalacyjnym. Na karcie brakowaáo jakichkolwiek zwor i przeá czników. Informacja o konfiguracji karty przechowywana byáa w systemowej pami ci CMOS. Nale y nadmie- niü, e konstrukcja zá czy MCA umo liwia stosowanie nie tylko kart 32-bitowych, ale i ich uproszczonych wersji o szeroko ci 8 i 16 bitów. Równie pojedyncze gniazda magistrali zewn trznej zacz áy byü identyfikowane w ramach systemu. Daáo to mo liwo ü programowego (bez otwierania obudowy komputera) odá - czania karty tkwi cej fizycznie w zá czu, co umo liwia znaczne uelastycznienie konfigu- racji sprz towej. W systemie mogáy byü na staáe zamontowane wykluczaj ce si wzajem- nie karty. W stosownym momencie mo na byáo aktywowaü jedn z nich bez potrzeby si gania po rubokr t. System zbudowany w oparciu o architektur ISA reagowaá bardzo radykalnie na stwier- dzenie bá du dziaáania pami ci podczas jej kontroli po wá czeniu. Zaáadowanie systemu operacyjnego nie mogáo mieü miejsca, je li stwierdzono niesprawno ü choüby jednej komórki pami ci. System MCA byá pod tym wzgl dem mniej rygorystyczny i tolerowaá drobne ubytki w pami ci operacyjnej. W takim przypadku caáa dost pna pami ü powy ej miejsca uszkodzenia ulegaáa logicznemu przeadresowaniu. Segment o dáugo ci 64 KB,
  • 28. 78 Anatomia PC. Kompendium w którym stwierdzono uszkodzenie, byá przesuwany na koniec przestrzeni adresowej i deaktywowany. Powstaá luk wypeániano innym sprawnym segmentem. Architektura MCA si gn áa po rozwi zania, które dzi wydaj si oczywiste. Aby nie blo- kowaü gniazd magistrali zewn trznej, wiele elementów architektury, takich jak zá cza sze- regowe i równolegáe czy karta VGA, zostaáo zintegrowanych z páyt gáówn . U ytkownik miaá oczywi cie mo liwo ü ich zablokowania i skorzystania z odpowiednich kart. VESA Zgodnie z zasad , e gdzie dwóch si bije, tam trzeci korzysta, du e powodzenie zdobyáy ró ne systemy 32-bitowych szyn lokalnych (Local Bus). Pocz tkowo ka dy z producentów preferowaá swój standard. Z czasem spo ród bogactwa rozmaitych rozwi za na czoáo wysun á si zdecydowanie pseudostandard VESA (rysunek 2.6), stworzony przez organi- zacj o nazwie Video Electronics Standards Association, w której gáówny udziaá miaáa firma NEC. „Pseudo”, gdy peryferia nosz ce znamiona VESA wcale nie musiaáy (do czasu normalizacji3) pracowaü poprawnie w dowolnej páycie gáównej VESA. Rysunek 2.6. Architektura komputera z magistral VESA Pod nazw VESA (lub VLB, VESA Local Bus) stworzony zostaá system 32-bitowej szyny lokalnej dedykowanej w zasadzie obsáudze tylko dwóch urz dze — karty graficznej i kon- trolera dysków. 3 Oficjalna specyfikacja standardu VESA 1.0 zostaáa opublikowana we wrze niu 1992 roku.
  • 29. Rozdziaä 2. i Architektury komputerów PC 79 Architektura VLB byáa niezmiernie mocno zwi zana ze sprz tem z uwagi na bezpo rednie poá czenie z magistral lokaln procesora i486. Rozwi zanie takie zapewniaáo stosunkowo niski koszt jej implementacji w systemach 386/486. To silne powi zanie sprawiáo jednak, e magistrala VLB umaráa mierci naturaln w momencie wyj cia z u ycia procesorów tej generacji, gdy stosowanie jej w systemach opartych na procesorach klasy Pentium wi zaáo si z wykorzystaniem ukáadów mostkuj cych, które z jednej strony zwi kszaáy koszt takiego rozwi zania powy ej poziomu kosztów implementacji magistrali PCI, a z dru- giej — niwelowaáy pr dko ü dziaáania magistrali VLB, czyni c j mniej wi cej tak samo szybk , jak magistrala PCI. Struktura VLB byáa swego rodzaju dodatkiem do architektury ISA, gdy — nie narusza- j c cech standardu — wymagaáa dobudowania na zwykáej páycie AT od jednego do trzech 32-bitowych zá czy VLB. Magistrala zewn trzna taktowana byáa wi c zegarem procesora, ale nie mogáa wykraczaü poza 40 MHz. Stosowanie kart VLB w systemach o magistrali taktowanej zegarem 33 MHz lub wy szym wymagaáo te ograniczania liczby kart: przy cz stotliwo ci 33 MHz nie zalecaáo si stosowania wi cej ni dwóch kart, a przy cz stotliwo ci 40 MHz — jednej. Przepustowo ü magistrali danych dochodziáa do 120 MB/s, co gáównych konkurentów (MCA, EISA) pozostawiaáo daleko w tyle. Zá cze VLB od strony mechanicznej nie byáo niczym innym, jak dodatkowym gniazdem umieszczonym w jednej linii z gniazdem ISA. W gniazdach takich (ISA+VLB Extentions) mo na byáo umieszczaü zarówno karty nowego standardu (si gaj ce swymi stykami do rozszerzenia), jak i zwyczajne karty ISA, nie czer- pi ce korzy ci z architektury VLB. Páyty gáówne standardu VLB byáy ta sze od EISA ze wzgl du na prostot wykonania. Równie i karty ze zá czem VLB byáy bardziej dost pne dla kieszeni zwykáego u ytkow- nika. Kontrolery graficzne VLB byáy mimo to 2 – 3 razy szybsze od swoich klasycznych konkurentów. Dodatkowy wzrost wydajno ci karty w rodowisku Windows gwarantowaáy specjalnie opracowane procesory graficzne. W rodowisku MS-DOS nie dawaáo to jednak adnych korzy ci. VLB nie na wiele przydaáa si kontrolerom dysków twardych. Szyna á cz ca kontroler z pami ci uzyskaáa co prawda wi ksze pasmo, ale sam dysk nie staá si z tego powodu szybszy. Przepustowo ü danych na odcinku gáowice — sterownik byáa stosunkowo maáa, a du e pami ci podr czne dysków wchodziáy dopiero do u ytku. Tylko takie urz dzenia mogáy ewentualnie skorzystaü z szybkiej, 32-bitowej magistrali VLB. PCI, PCI-X i PCI Express Aktualnie dominuj cym rozwi zaniem 32-bitowej szyny lokalnej jest magistrala PCI (Peripherial Component Interconnect). Wyparáa ona w do ü krótkim czasie szyn VLB mimo zbli onych parametrów. Przyczyna porzucenia poprzedniej technologii zostaáa zasy- gnalizowana ju wcze niej. VLB oparta byáa na magistrali lokalnej procesorów 386 i 486. Wszelkie karty rozszerze dostosowane byáy wi c do wspóápracy z tymi procesorami. Magistrala PCI byáa niezale na od typu procesora, mogáa wi c byü wykorzystywana
  • 30. 80 Anatomia PC. Kompendium w systemach z nowymi procesorami, w dodatku niekoniecznie pochodz cymi z firmy Intel. Wolna konkurencja staáa si gáówn siá nap dow nowego standardu. Olbrzymia pocz tkowo przepustowo ü magistrali PCI (si gaj ca 132 MB/s w trybie burst) szybko okazaáa si niewystarczaj ca. Prób ratowania tego standardu byáo wprowadzenie rozszerzonej specyfikacji PCI-X, umo liwiaj cej przesyá danych w paczkach po 64 bity z cz stotliwo ci do 133 MHz (standard PCI ogranicza te parametry do 64 bitów i cz - stotliwo ci 66 MHz, jednak w praktyce korzysta si z rozwi za 32-bitowych pracuj - cych z cz stotliwo ci 33 MHz). Przepustowo ü magistrali PCI-X w najszybszym trybie pracy si ga 1 GB/s. Obecnie wprowadzana jest nowa, szeregowa wersja magistrali PCI, nazywana PCI Express (lub PCIe). Pojedyncze á cze PCIe ma przepustowo ü 2 Gb/s (256 MB/s), a á cza takie mo na agregowaü a do granicy 32 równolegáych poá cze , daj cych szczytow prze- pustowo ü rz du 64 Gb/s (8 GB/s). Dodatkow zalet jest charakter standardu PCIe: wspóádzielon magistral PCI zast piono á czami punkt-punkt, a wi c ka de urz dzenie dysponuje wáasnym pasmem, nie dzielonym z innymi urz dzeniami. Tworz c standard PCI Express, udaáo si tak e zachowaü peán zgodno ü programow z rozwi zaniami PCI, dzi ki czemu dotychczas opracowane systemy operacyjne mog swobodnie funkcjonowaü w komputerach wyposa onych w magistral PCI Express. Aby zapobiec szybkiemu wykorzystaniu mo liwo ci dawanych przez PCI Express, firma Intel ogáosiáa plan wprowadzenia nowej wersji standardu, oznaczonej jako PCI Express 2.0. Szybko ü sygnalizacji podniesiono z 2,5 Gb/s/link do 5 Gb/s/link, co oznacza efektywn przepustowo ü rz du od 512 MB/s dla zá cza 1x (jedno poá czenie) do 16 GB/s dla zá cza 32x (32 równolegáe, zagregowane poá czenia). Obsáuga nowej wersji magistrali (zgodnej z dotychczas u ywanymi kartami PCI Express 1.0/1.1) jest dopiero zapowiadana przez producentów zestawów ukáadów steruj cych oraz páyt gáównych, mo na si jednak spo- dziewaü, e w niedáugim czasie wszystkie nowo produkowane páyty gáówne i karty rozsze- rzaj ce b d mogáy pracowaü zgodnie ze specyfikacj w wersji 2.0, b d c jednocze nie zgodnymi z dotychczasowym rozwi zaniem. W zwi zku z tym, i platforma sprz towa wspóáczesnych komputerów PC opanowana zostaáa caákowicie przez ró ne odmiany magistrali PCI, architekturze tego typu po wi - cono osobny rozdziaá.