SlideShare ist ein Scribd-Unternehmen logo
1 von 22
Downloaden Sie, um offline zu lesen
Insegnamento di Informatica – a.a. 2016-17
La memoria principale
INSEGNAMENTO DI INFORMATICA – A.A. 2016-17
Francesco Ciclosi
Macerata, 4 ottobre 2016
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La memoria principale
 È composta da un gran numero di circuiti flip-
flop, ognuno in grado di memorizzare un singolo
bit
 Serve ad archiviare i dati in un computer e si
comporta come una sorta di enorme «deposito
di bit»
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Ricapitolando in merito al bit …
 Il bit è l’unità di misura minima del linguaggio
digitale
 Deriva dalla contrazione di binary digit (cifra
binaria)
 Può assumere due soli stati: 0 (spento) e 1
(acceso)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Il byte
 Il byte è l’unità fondamentale del linguaggio
dei computer
 È composto da 8 bit
 Rappresenta 256 possibili stati (28 = 256)
Spento
0
Spento
1
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Le celle di memoria
 I circuiti della memoria principale sono
organizzati in unità gestibili dette celle
 Una cella ha dimensione tipica di otto bit (un
byte)
Centinaia di celle
Miliardi di celle
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
L’ordine
 In un computer non esiste il concetto di sinistra
e destra
 Presumiamo che in una cella i bit siano ordinati
per righe
 In una riga:
• L’estremità sinistra è l’ordine alto
• L’estremità destra è l’ordine basso
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Il bit +/- significativo
 Il bit più significativo (o bit di ordine alto) è
quello posto all’estremità sinistra
• Es: 1110  Nella rappresentazione di un valore
numerico il bit più a sinistra è la cifra più significativa
 Il bit meno significativo (o bit di ordine basso)
è quello posto all’estremità destra
• Es: 1110  Nella rappresentazione di un valore
numerico il bit più a destra è la cifra meno significativa
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Gli indirizzi
 Le celle di memoria sono identificate da un
indirizzo univoco
 Gli indirizzi sono interamente numerici
 Supponiamo che ogni cella sia posta in una
singola riga e sia numerata a partire dal valore 0
 È possibile stabilire un ordine tra le celle
• Ha senso dire: «cella precedente» o «cella successiva»
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Indirizzamento della memoria
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Conseguenze dell’ordinamento (1/2)
L’associazione di un
ordine alle celle nella
memoria principale
L’associazione di un
ordine ai bit all’interno
di ogni cella
L’intera sequenza di bit nella memoria
principale è ordinata come se fosse una
lunga riga
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Conseguenze dell’ordinamento (2/2)
 Questa lunga sequenza virtuale di bit consente
la memorizzazione di pattern di bit più lunghi di
una cella
• Es: se la memoria è divisa in celle di 1 byte, con 4
celle di memoria consecutive possiamo archiviare
una stringa di 32 bit
Estremità di ordine alto 0 1 0 1 1 0 1 0 estremità di ordine basso
Bit più significativo Bit meno significativo
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Schema funzionale della memoria principale
Circuiti che conservano i bit
Circuiti che consentono
di archiviare i dati nelle
celle di memoria
(scrittura)
Circuiti che consentono
di recuperare i dati
dalle celle di memoria
(lettura)
Altri circuiti
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La RAM (1/2)
 La memoria principale di un computer:
1. viene organizzata in singole celle dotate di indirizzo
2. A cui è possibile accedere secondo le necessità
 La memoria è chiamata RAM per indicare la
capacità di accedere alle celle in qualsiasi ordine
• Non in modo sequenziale come nei dispostivi a blocchi
 RAM vuol dire memoria ad acceso casuale
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La RAM (2/2)
 È una memoria di tipo volatile
 Lo spegnimento dell’elaboratore determina la
cancellazione dei dati in essa contenuti
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Tipi di memoria
 Esistono vari tipi di memoria
che si differenziano per
velocità, costo e ambito d’uso
 I principali tipi sono:
• la DRAM (Dynamic RAM)
• la SRAM (Static RAM) Wafer chip DRAM
Moduli DRAMModuli SRAM
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La DRAM (Dynamic RAM)
 È il tipo di memoria centrale più diffuso
 Le celle di memoria mantengono i dati solo
per breve tempo e quindi devono essere
aggiornate centinaia di volte al secondo
 Si suddivide in varie sotto tipologie
• Es: FPM, EDO, BEDO, SDRAM, DDR, RDRAM
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La SRAM (Static RAM) – (1/2)
 È un tipo di RAM volatile che non necessita di
refresh
 Consentono di mantenere le informazioni ivi
contenute per un tempo teoricamente illimitato
 Hanno bassi tempi di lettura e bassi consumi
 Sono più costose della DRAM perché usano
molti componenti per cella
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
La SRAM (Static RAM) – (2/2)
 Sono solitamente utilizzate per le memorie cache
 La famiglia delle memorie SRAM si divide in:
• async SRAM (SRAM asincrona)
o Lavora in modo asincrono rispetto al clock della CPU
o Viene utilizzata come cache di secondo livello (L2)
• sync SRAM (SRAM sincrona)
o Lavora in sincronia con il clock della CPU (tempi di attesa
ridotti)
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Le unità multiple di bit e byte (1/3)
Nome Simbolo Multiplo N.°di byte a cui corrisponde
kilobyte kB 103 1.024
Megabyte MB 106 1.048.576
Gigabyte GB 109 1.073.741.824
Terabyte TB 1012 1.099.511.627.776
Petabyte PB 1015 1.125.899.906.842.624
Exabyte EB 1018 1.152.921.504.606.846.976
Zettabyte ZB 1021 1.180.591.620.717.411.303.424
Yottabyte YB 1024 1.208.925.819.614.629.174.706.176
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Le unità multiple di bit e byte (2/3)
 Nel simbolo delle unità di misura la lettera b può
essere maiuscola o minuscola:
 La b minuscola indica che trattiamo multipli del bit
• 1 Mb = 1 Megabit = 1.048.576 bit
 La B maiuscola indica che trattiamo multipli del
byte
• 1 MB = 1 Megabyte = 1.048.576 byte = 8.388.608 bit
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
Le unità multiple di bit e byte (3/3)
 Altre unità di misura multiple sono:
• nibble = 4 bit = ½ byte
• word (WORD) = di lunghezza variabile pari a 16, 32 o
64 bit a seconda del tipo di elaboratore
• double word (DWORD o LONGWORD) = 2 word
• quad word (QWORD) = 4 word
Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati
© Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code
Insegnamento di Informatica – a.a. 2016-17
I miei contatti
linkedin
http://it.linkedin.com/pub/francesco-ciclosi/62/680/a06/
facebook
https://www.facebook.com/francesco.ciclosi
twitter
@francyciclosi
www
http://docenti.unimc.it/f.ciclosi
http://www.francescociclosi.it

Weitere ähnliche Inhalte

Was ist angesagt?

Was ist angesagt? (20)

MODULO LAB3 --> Raffinamento della rappresentazione
MODULO LAB3 --> Raffinamento della rappresentazioneMODULO LAB3 --> Raffinamento della rappresentazione
MODULO LAB3 --> Raffinamento della rappresentazione
 
MODULO LAB4 --> Le relazioni e l’integrità referenziale
MODULO LAB4 --> Le relazioni e l’integrità referenzialeMODULO LAB4 --> Le relazioni e l’integrità referenziale
MODULO LAB4 --> Le relazioni e l’integrità referenziale
 
MODULO 03 - Il sistema binario
MODULO 03 - Il sistema binarioMODULO 03 - Il sistema binario
MODULO 03 - Il sistema binario
 
MODULO 05: Fondamenti di informatica
MODULO 05: Fondamenti di informaticaMODULO 05: Fondamenti di informatica
MODULO 05: Fondamenti di informatica
 
MODULO 06: La produzione dei microprocessori e dei chip di memoria
MODULO 06: La produzione dei microprocessori e dei chip di memoriaMODULO 06: La produzione dei microprocessori e dei chip di memoria
MODULO 06: La produzione dei microprocessori e dei chip di memoria
 
MODULO 04: Il microprocessore
MODULO 04: Il microprocessoreMODULO 04: Il microprocessore
MODULO 04: Il microprocessore
 
MODULO 07: L’interazione tra il microprocessore e la memoria di sistema
MODULO 07: L’interazione tra il microprocessore e la memoria di sistemaMODULO 07: L’interazione tra il microprocessore e la memoria di sistema
MODULO 07: L’interazione tra il microprocessore e la memoria di sistema
 
MODULO 00 - Presentazione del corso
MODULO 00 - Presentazione del corsoMODULO 00 - Presentazione del corso
MODULO 00 - Presentazione del corso
 
MODULO 15 --> Il backup dei dati
MODULO 15 --> Il backup dei datiMODULO 15 --> Il backup dei dati
MODULO 15 --> Il backup dei dati
 
MODULO 01 - Elementi di base
MODULO 01 - Elementi di baseMODULO 01 - Elementi di base
MODULO 01 - Elementi di base
 
MODULO 02 - Gli elaboratori
MODULO 02 - Gli elaboratoriMODULO 02 - Gli elaboratori
MODULO 02 - Gli elaboratori
 
MODULO 11 –> Le porte di comunicazione del computer
MODULO 11 –> Le porte di comunicazione del computerMODULO 11 –> Le porte di comunicazione del computer
MODULO 11 –> Le porte di comunicazione del computer
 
MODULO 26 –> Il controllo degli accessi
MODULO 26 –> Il controllo degli accessiMODULO 26 –> Il controllo degli accessi
MODULO 26 –> Il controllo degli accessi
 
MODULO 22 –> Lo spazio degli indirizzi IP
MODULO 22 –> Lo spazio degli indirizzi IPMODULO 22 –> Lo spazio degli indirizzi IP
MODULO 22 –> Lo spazio degli indirizzi IP
 
MODULO 24 –> I servizi di rete
MODULO 24 –> I servizi di reteMODULO 24 –> I servizi di rete
MODULO 24 –> I servizi di rete
 
MODULO 21 –> Le reti locali
MODULO 21 –> Le reti localiMODULO 21 –> Le reti locali
MODULO 21 –> Le reti locali
 
MODULO OD2: Breve storia degli Open Data da Tim Barners Lee a Monti passando ...
MODULO OD2: Breve storia degli Open Data da Tim Barners Lee a Monti passando ...MODULO OD2: Breve storia degli Open Data da Tim Barners Lee a Monti passando ...
MODULO OD2: Breve storia degli Open Data da Tim Barners Lee a Monti passando ...
 
MODULO OD3: Gli Open Data nelle Marche
MODULO OD3: Gli Open Data nelle MarcheMODULO OD3: Gli Open Data nelle Marche
MODULO OD3: Gli Open Data nelle Marche
 
MODULO OD1: Gli Open data, cosa sono e a cosa servono
MODULO OD1: Gli Open data, cosa sono e a cosa servonoMODULO OD1: Gli Open data, cosa sono e a cosa servono
MODULO OD1: Gli Open data, cosa sono e a cosa servono
 
MODULO OD4: Un esempio di utilizzo degli Open Data
MODULO OD4: Un esempio di utilizzo degli Open DataMODULO OD4: Un esempio di utilizzo degli Open Data
MODULO OD4: Un esempio di utilizzo degli Open Data
 

Ähnlich wie MODULO IB03 –> La memoria principale

Ähnlich wie MODULO IB03 –> La memoria principale (14)

MODULO 10 –> La scheda madre e il BIOS
MODULO 10 –> La scheda madre e il BIOSMODULO 10 –> La scheda madre e il BIOS
MODULO 10 –> La scheda madre e il BIOS
 
MODULO 08 --> Le memorie
MODULO 08 --> Le memorieMODULO 08 --> Le memorie
MODULO 08 --> Le memorie
 
MODULO 09 --> I bus
MODULO 09 --> I busMODULO 09 --> I bus
MODULO 09 --> I bus
 
MODULO 20 –> Introduzione al TCP/IP
MODULO 20 –> Introduzione al TCP/IPMODULO 20 –> Introduzione al TCP/IP
MODULO 20 –> Introduzione al TCP/IP
 
MODULO 19 –> Fondamenti dell’infrastruttura di rete
MODULO 19 –> Fondamenti dell’infrastruttura di reteMODULO 19 –> Fondamenti dell’infrastruttura di rete
MODULO 19 –> Fondamenti dell’infrastruttura di rete
 
MODULO 18 –> Il sistema operativo
MODULO 18 –> Il sistema operativoMODULO 18 –> Il sistema operativo
MODULO 18 –> Il sistema operativo
 
MODULO 23 –> Le reti geografiche
MODULO 23 –> Le reti geograficheMODULO 23 –> Le reti geografiche
MODULO 23 –> Le reti geografiche
 
MODULO 12 –> I dispositivi di input e/o di output
MODULO 12 –> I dispositivi di input e/o di outputMODULO 12 –> I dispositivi di input e/o di output
MODULO 12 –> I dispositivi di input e/o di output
 
MODULO 25 –> Fondamenti delle tecnologie per il web
MODULO 25 –> Fondamenti delle tecnologie per il webMODULO 25 –> Fondamenti delle tecnologie per il web
MODULO 25 –> Fondamenti delle tecnologie per il web
 
MODULO LAB1 --> Introduzione alle basi di dati
MODULO LAB1 --> Introduzione alle basi di datiMODULO LAB1 --> Introduzione alle basi di dati
MODULO LAB1 --> Introduzione alle basi di dati
 
MODULO 28 –> La Business Continuity Management
MODULO 28 –> La Business Continuity ManagementMODULO 28 –> La Business Continuity Management
MODULO 28 –> La Business Continuity Management
 
MODULO 16 –> Il software
MODULO 16 –> Il softwareMODULO 16 –> Il software
MODULO 16 –> Il software
 
MODULO 14 --> La crittografia delle informazioni
MODULO 14 --> La crittografia delle informazioniMODULO 14 --> La crittografia delle informazioni
MODULO 14 --> La crittografia delle informazioni
 
MODULO LAB2 --> Lo scenario di studio: il mercato del lavoro
MODULO LAB2 --> Lo scenario di studio: il mercato del lavoroMODULO LAB2 --> Lo scenario di studio: il mercato del lavoro
MODULO LAB2 --> Lo scenario di studio: il mercato del lavoro
 

MODULO IB03 –> La memoria principale

  • 1. Insegnamento di Informatica – a.a. 2016-17 La memoria principale INSEGNAMENTO DI INFORMATICA – A.A. 2016-17 Francesco Ciclosi Macerata, 4 ottobre 2016
  • 2. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La memoria principale  È composta da un gran numero di circuiti flip- flop, ognuno in grado di memorizzare un singolo bit  Serve ad archiviare i dati in un computer e si comporta come una sorta di enorme «deposito di bit»
  • 3. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Ricapitolando in merito al bit …  Il bit è l’unità di misura minima del linguaggio digitale  Deriva dalla contrazione di binary digit (cifra binaria)  Può assumere due soli stati: 0 (spento) e 1 (acceso)
  • 4. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Il byte  Il byte è l’unità fondamentale del linguaggio dei computer  È composto da 8 bit  Rappresenta 256 possibili stati (28 = 256) Spento 0 Spento 1
  • 5. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Le celle di memoria  I circuiti della memoria principale sono organizzati in unità gestibili dette celle  Una cella ha dimensione tipica di otto bit (un byte) Centinaia di celle Miliardi di celle
  • 6. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 L’ordine  In un computer non esiste il concetto di sinistra e destra  Presumiamo che in una cella i bit siano ordinati per righe  In una riga: • L’estremità sinistra è l’ordine alto • L’estremità destra è l’ordine basso
  • 7. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Il bit +/- significativo  Il bit più significativo (o bit di ordine alto) è quello posto all’estremità sinistra • Es: 1110  Nella rappresentazione di un valore numerico il bit più a sinistra è la cifra più significativa  Il bit meno significativo (o bit di ordine basso) è quello posto all’estremità destra • Es: 1110  Nella rappresentazione di un valore numerico il bit più a destra è la cifra meno significativa
  • 8. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Gli indirizzi  Le celle di memoria sono identificate da un indirizzo univoco  Gli indirizzi sono interamente numerici  Supponiamo che ogni cella sia posta in una singola riga e sia numerata a partire dal valore 0  È possibile stabilire un ordine tra le celle • Ha senso dire: «cella precedente» o «cella successiva»
  • 9. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Indirizzamento della memoria
  • 10. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Conseguenze dell’ordinamento (1/2) L’associazione di un ordine alle celle nella memoria principale L’associazione di un ordine ai bit all’interno di ogni cella L’intera sequenza di bit nella memoria principale è ordinata come se fosse una lunga riga
  • 11. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Conseguenze dell’ordinamento (2/2)  Questa lunga sequenza virtuale di bit consente la memorizzazione di pattern di bit più lunghi di una cella • Es: se la memoria è divisa in celle di 1 byte, con 4 celle di memoria consecutive possiamo archiviare una stringa di 32 bit Estremità di ordine alto 0 1 0 1 1 0 1 0 estremità di ordine basso Bit più significativo Bit meno significativo
  • 12. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Schema funzionale della memoria principale Circuiti che conservano i bit Circuiti che consentono di archiviare i dati nelle celle di memoria (scrittura) Circuiti che consentono di recuperare i dati dalle celle di memoria (lettura) Altri circuiti
  • 13. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La RAM (1/2)  La memoria principale di un computer: 1. viene organizzata in singole celle dotate di indirizzo 2. A cui è possibile accedere secondo le necessità  La memoria è chiamata RAM per indicare la capacità di accedere alle celle in qualsiasi ordine • Non in modo sequenziale come nei dispostivi a blocchi  RAM vuol dire memoria ad acceso casuale
  • 14. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La RAM (2/2)  È una memoria di tipo volatile  Lo spegnimento dell’elaboratore determina la cancellazione dei dati in essa contenuti
  • 15. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Tipi di memoria  Esistono vari tipi di memoria che si differenziano per velocità, costo e ambito d’uso  I principali tipi sono: • la DRAM (Dynamic RAM) • la SRAM (Static RAM) Wafer chip DRAM Moduli DRAMModuli SRAM
  • 16. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La DRAM (Dynamic RAM)  È il tipo di memoria centrale più diffuso  Le celle di memoria mantengono i dati solo per breve tempo e quindi devono essere aggiornate centinaia di volte al secondo  Si suddivide in varie sotto tipologie • Es: FPM, EDO, BEDO, SDRAM, DDR, RDRAM
  • 17. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La SRAM (Static RAM) – (1/2)  È un tipo di RAM volatile che non necessita di refresh  Consentono di mantenere le informazioni ivi contenute per un tempo teoricamente illimitato  Hanno bassi tempi di lettura e bassi consumi  Sono più costose della DRAM perché usano molti componenti per cella
  • 18. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 La SRAM (Static RAM) – (2/2)  Sono solitamente utilizzate per le memorie cache  La famiglia delle memorie SRAM si divide in: • async SRAM (SRAM asincrona) o Lavora in modo asincrono rispetto al clock della CPU o Viene utilizzata come cache di secondo livello (L2) • sync SRAM (SRAM sincrona) o Lavora in sincronia con il clock della CPU (tempi di attesa ridotti)
  • 19. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Le unità multiple di bit e byte (1/3) Nome Simbolo Multiplo N.°di byte a cui corrisponde kilobyte kB 103 1.024 Megabyte MB 106 1.048.576 Gigabyte GB 109 1.073.741.824 Terabyte TB 1012 1.099.511.627.776 Petabyte PB 1015 1.125.899.906.842.624 Exabyte EB 1018 1.152.921.504.606.846.976 Zettabyte ZB 1021 1.180.591.620.717.411.303.424 Yottabyte YB 1024 1.208.925.819.614.629.174.706.176
  • 20. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Le unità multiple di bit e byte (2/3)  Nel simbolo delle unità di misura la lettera b può essere maiuscola o minuscola:  La b minuscola indica che trattiamo multipli del bit • 1 Mb = 1 Megabit = 1.048.576 bit  La B maiuscola indica che trattiamo multipli del byte • 1 MB = 1 Megabyte = 1.048.576 byte = 8.388.608 bit
  • 21. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 Le unità multiple di bit e byte (3/3)  Altre unità di misura multiple sono: • nibble = 4 bit = ½ byte • word (WORD) = di lunghezza variabile pari a 16, 32 o 64 bit a seconda del tipo di elaboratore • double word (DWORD o LONGWORD) = 2 word • quad word (QWORD) = 4 word
  • 22. Unimc - Dipartimento di Economia e Diritto - Corso di Laurea in Economia: banche, aziende e mercati © Francesco Ciclosi – Settembre 2016 CC-BY-SA 4.0 – Common Deed – Legal Code Insegnamento di Informatica – a.a. 2016-17 I miei contatti linkedin http://it.linkedin.com/pub/francesco-ciclosi/62/680/a06/ facebook https://www.facebook.com/francesco.ciclosi twitter @francyciclosi www http://docenti.unimc.it/f.ciclosi http://www.francescociclosi.it