7. Conversores Analógico-Digital e Digital-Analógico

UNIVERSIDADE FEDERAL DE SERGIPE
CENTRO DE CIÊNCIAS EXATAS E TECNOLOGIA
NÚCLEO DE ENGENHARIA MECÂNICA

Conversores Analógico-Digital e Digital -
Analógico-
Analógico

11/08/2009 18:03 Prof. Douglas Bressan Riffel 1

UNIVERSIDADE FEDERAL DE SERGIPE Conversores Analógico-Digital e
Analógico-
NÚCLEO DE ENGENHARIA MECÂNICA Digital - Analógico

• Introdução
– Analógico vs. Digital
g g
– Vantagens e desvantagens
– Conversores A/D e D/A
• Digitalização
• Tecnologias de Conversão


NÚCLEO DE ENGENHARIA MECÂNICA Eletrônica Digital
g

• É o ramo da eletrônica em que os circuitos envolvidos
operam apenas com sinais que só podem assumir um
número f
ú finito d valores.
de l
• A operação dos circuitos digitais pode ser descrita por um
tipo
ti especial d ál b que se chama ál b d B l
i l de álgebra, h álgebra de Boole
ou álgebra Booleana.
• “Circuito eletrônico que processa informação usando
Circuito
apenas dígitos (números) para implementar suas
operações e cálculos”. (Uyemura, 2000)
p ç ( y , )

“O mundo real é quase t t l
d l totalmente analógico”.
t ló i ”

NÚCLEO DE ENGENHARIA MECÂNICA Analógico vs. Digital
g g


NÚCLEO DE ENGENHARIA MECÂNICA Vantagens dos sistemas digitais

• Programável
– Facilidade de se projetar: apenas lógica;
– Multi-usos e de fácil reconfiguração.
• Precisão e exatidão
e atidão
– Maior precisão e exatidão (Imunidade a ruídos);
• Reprodutibilidade
– mais robusto à variação da temperatura, tensão de alimentação,
envelhecimento, etc.
• Funções especiais
– Filt d f
Filtros de fase li
linear
– Sistemas adaptativos
• Facilidade de armazenamento
– apenas d i valores, 0 ou 1
dois l 1;
• Compacto
– Cis (chips) digitais podem ser fabricados com mais dispositivos
internos;
internos


NÚCLEO DE ENGENHARIA MECÂNICA Sinais Analógicos e Digitais
g g

• Si t
Sistema bi á i ou seja, só podem assumir
binário, j ó d i
dois valores, ou faixas de valores:
• alto (‘1’ – 5V) e
lt
• baixo (‘0’ – 0V).

Filtro A ti
Filt Anti- Conversor
C
Amostragem e
Sobreposição de Analógico para
retenção
espectro Digital
Processador
Digital de Sinais

Conversor
Filtro de retenção de
Analógico para
reconstrução ordem zero
Digital


NÚCLEO DE ENGENHARIA MECÂNICA Conversão analógico digital
g g

• Um sensor origina o sinal analógico;
• Um Transdutor converte esse sinal em um sinal elétrico
(tensão
(t ã ou corrente); t )
• O tratamento desse sinal (se necessário) é feito por um
Condicionador de Sinal;
• A conversão desse sinal elétrico é feita por um Conversor A/D;
• Técnicas digitais são utilizadas para processar esse sinal;

Filtro Anti- Conversor
Amostragem e
Sobreposição de Analógico para
retenção
espectro Digital
Processador
Digital de Sinais


NÚCLEO DE ENGENHARIA MECÂNICA Conversão digital analógico
g g

A atuação segue um caminho semelhante:
• O resultado do “programa“ é tratado por um Conversor D/A;
• Recondiciona-se esse sinal, se necessário;
• Um outro Transdutor re-integra o sinal, que pode ser utilizado
novamente pelo processo fí i
l físico.
• Compensadores podem ser utilizados nesse ponto, quando o
intuito for controlar o sistema

Processador
Digital de Sinais

Conversor
Filtro de retenção de
Analógico para
reconstrução ordem zero
Digital


UNIVERSIDADE FEDERAL DE SERGIPE Conversor Analógico-Digital
Analógico-
NÚCLEO DE ENGENHARIA MECÂNICA (ADC)

• É um circuito que realiza a conversão de uma grandeza
analógica para digital


Analógico-

• Introdução
• Digitalização
– Amostragem e retenção;
–QQuantização e
i ã
– Codificação.


UNIVERSIDADE FEDERAL DE SERGIPE Efeito da taxa de amostragem na
NÚCLEO DE ENGENHARIA MECÂNICA imagem.


NÚCLEO DE ENGENHARIA MECÂNICA Amostragem e Retenção
g ç

• A reconstrução é normalmente efectuada
ç
utilizando retentores de ordem zero.

Amostragem Retenção de
ordem zero
(ZOH)


UNIVERSIDADE FEDERAL DE SERGIPE Teorema da Amostragem
NÚCLEO DE ENGENHARIA MECÂNICA Nyquist
yq

• Um sinal pode ser reconstituído desde que forem extraídas
amostras com no mínimo o dobro da freqüência deste sinal.

Ω S > 2Ω N ⇔ Fa > 2 FN

10 kHz 4 kHz 20 kHz 10 kHz


NÚCLEO DE ENGENHARIA MECÂNICA Teorema da Amostragem
g

fS = 4 x fA

fS = 8 x fA


NÚCLEO DE ENGENHARIA MECÂNICA Teorema de Amostragem
g

Sem Sobreposição
espectral
(aliasing)

Espectro do sinal
contínuo
Sobreposiçã
Espectro de Amostrage o espectral
uma sequência m (aliasing)
de diracs


NÚCLEO DE ENGENHARIA MECÂNICA Reconstrução
ç

Amostragem Reconstrução

É possível
através de
um filtro
passa baixo
desde que
exista
sobreposição
espectral
ΩS > 2ΩN


UNIVERSIDADE FEDERAL DE SERGIPE Retenção
NÚCLEO DE ENGENHARIA MECÂNICA Amostragem–Retenção (S&H)
Amostragem–
g ç (S&H)

tconv

000 0001
A
D

0
tconv

Início

Fim
tconv

000 0001
S/H A
D

nício

Fim
In

NÚCLEO DE ENGENHARIA MECÂNICA Retenção de ordem zero (ZOH)

Vi Vo

C “droop” menor; mais lento !
C mais rápido; “droop” maior

amostragem
retenção
1 LSB
Vi 2
C “leakage”

Vo “droop”

tempo
tempo de aquisição


Analógico-

• Digitalização
– Amostragem e retenção;
g ç ;
– Quantização
– Codificação
Codificação.


NÚCLEO DE ENGENHARIA MECÂNICA Q
Quantização
ç

Amostragem Quantização A/DFS

8 bits ⇒ 28 valores
máximo = 10 V
á i
256 valores

Vin 10
Q= = = 39,0625 mV
2 n 256

(Resolução
(R l ã – Q)


Quantização
ç
Erro na passagem de Analógico (contínuo – ∞’s valores) para Digital (discreto – valores finitos)

“Full Scale” (11), a 3/4 e não a 4/4
Saída
Saída ideal (N = ∞ )

11

10

01

00
1/4 2/4 3/4 Entrada (VIN)
00 01 10 11
1,25V 2,5V 3,75V 5V

Vin
Erro de quantização = 1 LSB Vref

Quantização
ç
c/ offset Saída

11

10

01

00
1/4 2/4 3/4 4/4 Entrada (VIN)
00 01 10 11

0,625 V
, 1,875 V
, 3,125 V
, 4,375 V
,

Erro de quantização = 1/2 LSB

Nota: se a entrada analógica é variável, o erro de quantização dá origem a um ruído, na saída


Quantização
ç
Saída Saída

11

10

01

00 VIN
00...00
0 5 0 5 VIN
1,25 V 76 mV

4 bits 312,5 mV
8 bits 19,53 mV
,
12 bits 1,22 mV
16 bits 76,29 μV

NÚCLEO DE ENGENHARIA MECÂNICA ENOB (Effective Number Of Bits)

Para um sinal sinusoidal SNR = (6 02N + 1.76) dB
sinusoidal: (6.02N 1 76) c/ N = resolução
/
Conversor 12 bits – SNR = 74 dB (6,02x12+1,76) = 74

resolvendo para N: N = (SNR – 1.76)/6.02

características do SAD

ENOB = (SNRactual – 1.76)/6.02

ENOB dá o nº de bits correspondente a uma conversão ideal

ADC 7870 (Analog Devices) de 12 bits – SNR = 72 dB [11,67 bits]
MAX 1207 (Maxim) de 12 bits – SNR = 68,5 dB
(M i ) d bit 68 5 [11,08 bit ]
[11 08 bits]
NAD 12xx (Nordic Semiconduct) de 12 bits – SNR = 67 dB [10,84 bits]


Analógico-

• Introdução
d ã
• Digitalização
g ç
– Conversores AD por escada simples
– Conversores AD por rampa
–CConversores AD por aproximação sucessiva
i ã i
– Conversores AD pelo método paralelo ou Flash
– Conversores AD “pipelined”
– Conversores AD por Σ−Δ
– Conversores DA

UNIVERSIDADE FEDERAL DE SERGIPE Conversão A/D
NÚCLEO DE ENGENHARIA MECÂNICA Rampa em escada simples

V vi
referência 7 segmentos

A
D

_

+ saída
vi
Gerador
G d do AND
comparador
de relógio

Impedância de entrada elevada (após compensação)
Precisão depende da estabilidade e da precisão da
tensão de referência e do conversor D/A , a frequência
do relógio não tem influência no resultado.

NÚCLEO DE ENGENHARIA MECÂNICA Rampa em escada simples

V vi
referência 7 segmentos

A
D

_

+ saída
vi
Gerador
G d do AND
comparador
de relógio

Instabilidade p/ tensão não contínua
Enquanto a compensação não é atingida, a
impedância de entrada é reduzida (má precisão)

NÚCLEO DE ENGENHARIA MECÂNICA Rampa linear simples
p p

vi
vr
7 segmentos

Gerador “Buffer”
de rampa comparador

relógio

_

vi Impulsos
+
Gerador 17 impulsos
Comparador
de ló i
d relógio 1 0 0 0 1


NÚCLEO DE ENGENHARIA MECÂNICA Dupla Rampa Linear
p p
Fonte de Carga do
corrente condensador Descarga do
constante
7 segmentos (atra és de Vi) condensador
(através
vo
vi relógio
Integrador

_
controle
do integrador
g t1 t2
+
detector
Gerador dupla rampa
de relógio
(integrador) vo
divisor
frequência
saída do detector
Precisão elevada
saída do AND
Apenas 1 fonte de erro
“tensão de referência”
tensão referência declive ∝ vi
CMRR mais elevado

NÚCLEO DE ENGENHARIA MECÂNICA Aproximações sucessivas
p ç

V fundo
referência 7 segmentos escala

A
D
vi
_ Gerador
de relógio
vi +
comparador

Vantagens e desvantagens semelhantes à 1 0 0 1 1 0
1 1 1 1 1 1

escada simples, porém mais rápido
(os passos têm maior amplitude).

NÚCLEO DE ENGENHARIA MECÂNICA Paralelo - Flash

Mais rápido vi
+Vcc
Taxa de amostragem na ordem
-
de 50 milhões / s +

Mais caro -
+

utiliza 2n – 1 comparadores -
em paralelo +

-
+

-
+

-
+

-
+


NÚCLEO DE ENGENHARIA MECÂNICA Pipelined
p

SB
SH1 ADC DAC SH2 ADC

MSB LS
grosso
– fino

atraso

Amostra N+1 Amostra N
Amostra N+2 Amostra N+1

mais rápido, pois:
i á id i
Processa amostra N+1 em paralelo com amostra N
Menos bits para converter, nos ADC

NÚCLEO DE ENGENHARIA MECÂNICA Σ−Δ

Soma a diferença, ao valor da anterior integração

vo = vin – v1-bit
polaridade do erro (acima ou abaixo de vin)
ADC de 1 bit

vin +
–
Σ ∫ +
?
– =

1 se v ≥ 0 V
1 bit
DAC 0 se v < 0 V

+Vref se 1
–Vref se 0
Vref

Vref ≥ vin

Σ
v1
-
v2 vo
+

∫ vi -
+
vo
N-2 N-1 N N+1 N+2 N+3



Alguns ciclos depois ...

1 1 1 1 1 1 1 1 1 11 0 1 . . .

5 V vin + 10,5
–0,5
5 –0,5
10,0
0,0
9,5
4,5
4,5
3
5
–
Σ ∫ +
?
0
1
– =

–5,5
5,5 1 bit
1 se v ≥ 0 V
0 se v < 0 V
DAC

+Vref se 1
–Vref se 0
Vref 5,5 V

e assim sucessivamente ...
assim,



vin +
–
Σ ∫ +
?
– =

1 bit
DAC

Vref

O papel do filtro digital é determinar um nº digital
proporcional ao nº de “1’s” provenientes do comparador



1111111111101111111111111111111110111...

1’s – 35
0’s – 2
37

35
n º de 1' s =
37 4,9054 V
0V

= 94,6% –5,5 V +5,5 V

10,4054 V

94,6% x [5,5-(-5,5)] = 10,4054 V


NÚCLEO DE ENGENHARIA MECÂNICA Comparações
p ç

bits

24
ão
resoluçã

S-D
16 Aproximações sucessivas
Pipelined
p
8 Flash

100 1k 10k 100k 1M 10M 100M 1G

Amostras/s


UNIVERSIDADE FEDERAL DE SERGIPE Conversão D/A
NÚCLEO DE ENGENHARIA MECÂNICA Amplificador soma
p

This approach is not satisfactory for a large number of bits because it requires too much precision in the summing resistors

R–2R

NÚCLEO DE ENGENHARIA MECÂNICA Rede R-2R
R-


NÚCLEO DE ENGENHARIA MECÂNICA Amplificador soma
p

RF R R R R R R R
RF vo = − v1 − F v2 − F v3 − F v4 − F v5 − F v6 − F v7 − F v8
R 2R 4R 8R 16 R 32 R 64 R 128R
MSB R

2R
⎛v v v v v v v v ⎞
vo = − RF ⋅ ⎜ 1 + 2 + 3 + 4 + 5 + 6 + 7 + 8 ⎟
4R ⎝ R 2 R 4 R 8R 16 R 32 R 64 R 128R ⎠
8R
16R
32R ⎛ R⎞ 1⎛ v v v v v v v ⎞ 0
⎜ RF = ⎟ vo = − ⎜ v1 + 2 + 3 + 4 + 5 + 6 + 7 + 8 ⎟ vk = v ⋅ ik c/ i =
64R ⎝ 2⎠ 2⎝ 2 4 8 16 32 64 128 ⎠ 1
128R
1 ⎛ i i i i i i i ⎞
LSB vo = − ⋅ v ⋅ ⎜ i1 + 2 + 3 + 4 + 5 + 6 + 7 + 8 ⎟
2 ⎝ 2 4 8 16 32 64 128 ⎠

MSB

“1”

“1”

1 ⎛ 0 1 0 0 1 0 1 ⎞
“0” 1010 0101 vo = − ⋅ 5 ⋅ ⎜1 + + + + + + + ⎟
2 ⎝ 2 4 8 16 32 64 128 ⎠

LSB
“1” 1 ⎛ 1 1 1 ⎞
vo = − ⋅ 5 ⋅ ⎜1 + + + ⎟ = 3,22265...V
2 ⎝ 4 32 128 ⎠


UNIVERSIDADE FEDERAL DE SERGIPE Gerador
NÚCLEO DE ENGENHARIA MECÂNICA de rampa
p

2R
vr RR
2R
vi
va v0

Somador + Integrador

vi + vr vi + vr t *
va = − vi =
2 2 RC


7. Conversores Analógico-Digital e Digital-Analógico

Empfohlen

Empfohlen

Weitere ähnliche Inhalte

Was ist angesagt?

Was ist angesagt? (20)

Ähnlich wie 7. Conversores Analógico-Digital e Digital-Analógico

Ähnlich wie 7. Conversores Analógico-Digital e Digital-Analógico (20)

Mehr von UFS - Brasil / Prof. Douglas Bressan Riffel

Mehr von UFS - Brasil / Prof. Douglas Bressan Riffel (17)

7. Conversores Analógico-Digital e Digital-Analógico