1. MICROPROCESADORES INTEL Ing. José G. Saldaña Tirado

2. Introducción a los Microprocesadores Intel Desde la aparición de los primeros microprocesadores en los inicios de la década de los setenta, todas las áreas científicas y tecnológicas han ido experimentado su más acelerado desarrollo en la historia de la humanidad .

3. Categorías de Intel Se refiere a los microprocesadores tradicionales que operan con grupos grandes de instrucciones de procesador (lenguaje de maquina). CISC

4. RISC tienen un grupo o Set de instrucciones simples requiriendo uno o pocos ciclos de ejecución y son más eficientes que la de los procesadores CISC

5. Cronología de Intel 1972 8008 1974 8080 1971 4004 1977 8085 1978 8086-8088 1982 80286 1985 80386 … 1982 80186 y 80188

6. Cronología de Intel 1993 80586 1991 Overdrives 1989 80486 1995 Pentium Pro 1998 Pentium II 1999 Pentium III 2001 Pentium IV … Finales 1998 Pentium Celeron 1997 Pentium MMX 1993 80586 1989 80486

7. Cronología de Intel 01-04-1972 8008 01-04-1974 8080 15-11-1971 4004 1977 8085 1978 8086 y 8088 1982 80186 y 80188 1982 80286 1985 80386 1998 Pentium II 1999 Pentium III 2001 Pentium IV … Finales 1998 Pentium Celeron

9. CM-RAM 0 16 CM-RAM 1 15 CM-RAM 2 14 Éstas son las señales de selección de banco para indicar a cuál RAM 4002 desea acceder el microprocesador CM-RAM 3 13 Alimentación del microprocesador. La tensión debe ser de -15V +/- 5% V DD 12 Esta señal está activa cuando el procesador necesita datos de la ROM CM-ROM ( Control Memory Outputs ) 11 La instrucción JCN verifica el estado de esta línea. Test 10 Un "1" lógico aplicado en esta pata borra todos los flags y registros de estado y fuerza el contador de programa (PC) a cero. Para que actúe correctamente, esta línea deberá activarse por 64 ciclos de reloj (8 ciclos de máquina). Reset 9 Señal de sincronismo generada por el procesador. Indica el comienzo de un ciclo de instrucción. Sync output 8 Clock phase 2 7 Son las dos fases de entrada de reloj ( clock ) Clock phase 1 6 Referencia de tierra. Es la tensión más positiva. V SS 5 D 3 4 D 2 3 D 1 2 Todas las direcciones y datos de RAM y ROM pasan por estas líneas D 0 1 DESCRIPCIÓN NOMBRE PINES

11. Registros del 8008 Este conjunto de registros forma la base para comprender el conjunto de registros de los siguientes procesadores, ya que se basan en éste. Éstos son: 14 PC Contador de programa 8 L 8 H 8 E 8 D 8 C 8 B Registros de uso general 8 A Acumulador Longitud (en bits) Registro Clasificación

12. El 8080 tenía alrededor de 6000 transistores MOS de canal N ( NMOS ) de 6 micrones, se conectaba al exterior mediante 40 pines (en formato DIP ) y necesitaba tres tensiones para su funcionamiento (típico de los circuitos integrados de esa época): +12V, +5V y -5V. La frecuencia máxima era de 2 MHz. El microprocesador 8080

13. Una de las tres patas de alimentación del 8080. +5V 20 Este pin se pone a uno cuando comienza una nueva instrucción. SYNC 19 Indica que el bus de datos está en modo escritura. /WR 18 Indica que el bus de datos está en modo lectura. DBIN 17 Señal de aceptación de interrupción. INTE 16 Señal de reloj (debe venir del generador de reloj 8224). CLK2 15 Señal de pedido de interrupción. INT 14 Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria). HOLD 13 Señal de borrado de todos los registros internos del 8080. Para ello, ponerlo a uno durante tres ciclos de reloj como mínimo. RESET 12 Una de las tres patas de alimentación del 8080. -5V 11 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de reconocimiento de interrupción. D0 10 Si SYNC = 0: Bus de datos. Si SYNC = 1: Modo lectura/escritura. D1 9 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica que se realiza una operación con el stack. D2 8 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica que el uP se ha detenido. D3 7 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica lectura de memoria. D7 6 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica entrada de periférico. D6 5 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal que indica si el uP está en ciclo de búsqueda de instrucción. D5 4 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de control que indica salida a periférico. D4 3 Referencia de tierra. Todas las tensiones se miden con respecto a este punto. GND 2 Bus de direcciones A10 1 DESCRIPCIÓN NOMBRE PINES

14. A11 40 A14 39 A13 38 A12 37 A15 36 A9 35 A8 34 A7 33 A6 32 A5 31 A4 30 Bus de direcciones. A3 29 Una de las tres patas de alimentación del 8080. +12V 28 A2 27 A1 26 Bus de direcciones. A0 25 Cuando vale "1", el 8080 está esperando al periférico lento. WAIT 24 Sirve para sincronizar memorias o periféricos lentos (detiene al 8080 mientras se lee o escribe el dispositivo). READY 23 Señal de reloj (debe venir del generador de reloj 8224). CLK1 22 Reconocimiento de HOLD. HLDA 21

15. Registros del 8080 8 bits F Indicadores 16 bits SP Puntero de pila 16 bits PC Contador de programa 8 bits L 16 bits HL 8 bits H 8 bits E 16 bits DE 8 bits D 8 bits C 16 bits BC 8 bits B Registros de uso general 8 bits A Acumulador Longitud Pares de registros Longitud Registro Clasificación

19. Referencia de tierra. Todas las tensiones se miden con respecto a este punto. GND 20 Bus de direcciones y datos multiplexado AD7 19 Bus de direcciones y datos multiplexado AD6 18 Bus de direcciones y datos multiplexado AD5 17 Bus de direcciones y datos multiplexado AD4 16 Bus de direcciones y datos multiplexado AD3 15 Bus de direcciones y datos multiplexado AD2 14 Bus de direcciones y datos multiplexado AD1 13 Bus de direcciones y datos multiplexado AD0 12 Reconocimiento de interrupción /INTA 11 Entrada de interrupción (mínima prioridad) INTR 10 Entrada de interrupción RST 5.5 9 Entrada de interrupción RST 6.5 8 Entrada de interrupción (máxima prioridad) RST 7.5 7 Entrada de interrupción no enmascarable TRAP 6 Entrada serie SID 5 Salida serie SOD 4 Para inicializar periféricos RESET OUT 3 X2 2 Entre estas dos patas se ubica el cristal X1 1 DESCRIPCIÓN NOMBRE PINES

20. tensión de alimentación: +5Vdc VCC 40 Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria) HOLD 39 Reconocimiento de HOLD HLDA 38 Salida del reloj para los periféricos CLK OUT 37 Cuando está a cero inicializa el 8085 /RESET IN 36 Sirve para sincronizar memorias o periféricos lentos READY 35 Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria IO/M 34 Bit de estado del 8085 S1 33 Cuando vale cero hay una lectura /RD 32 Cuando vale cero hay una escritura /WR 31 Cuando está uno indica que salen direcciones por las patas AD n , en caso contrario, entran o salen datos ALE 30 Bit de estado del 8085 S0 29 Bus de direcciones A15 28 Bus de direcciones A14 27 Bus de direcciones A13 26 Bus de direcciones A12 25 Bus de direcciones A11 24 Bus de direcciones A10 23 Bus de direcciones A9 22 Bus de direcciones A8 12

22. Estos procesadores tienen 27 modos de direccionamiento (una cantidad bastante más grande que los microprocesadores anteriores) o reglas para localizar un operando de una instrucción. Tres de ellos son comunes a microprocesadores anteriores: direccionamiento inmediato (el operando es un número que se encuentra en la misma instrucción), direccionamiento a registro (el operando es un registro del microprocesador) y direccionamiento inherente (el operando está implícito en la instrucción, por ejemplo, en la multiplicación uno de los operandos siempre es el acumulador). El resto de los modos sirve para localizar un operando en memoria. Para facilitar la explicación de estos modos, se pueden resumir de la siguiente manera: Deben sumarse cuatro cantidades: 1) dirección de segmento 2) dirección base 3) una cantidad índice 4) un desplazamiento Modos de direccionamiento del 8086/8088

24. SP = Puntero de pila (no se puede subdividir). Aunque es un registro de uso general, debe utilizarse sólo como puntero de pila, la cual sirve para almacenar las direcciones de retorno de subrutinas y los datos temporarios (mediante las instrucciones PUSH y POP). Al introducir (push) un valor en la pila a este registro se le resta dos, mientras que al extraer (pop) un valor de la pila este a registro se le suma dos. BP = Puntero base (no se puede subdividir). Generalmente se utiliza para realizar direccionamiento indirecto dentro de la pila. SI = Puntero índice (no se puede subdividir). Sirve como puntero fuente para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto. DI = Puntero destino (no se puede subdividir). Sirve como puntero destino para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto. Terminales ( pinout ) del 8088

25. GND (Masa) 20 CLK (Entrada de reloj generada por el 8284) 19 INTR (Entrada de interrupción enmascarable) 18 NMI (Entrada de interrupción no enmascarable) 17 AD0 (Bus de direcciones y datos) 16 AD1 (Bus de direcciones y datos) 15 AD2 (Bus de direcciones y datos) 14 AD3 (Bus de direcciones y datos) 13 AD4 (Bus de direcciones y datos) 12 AD5 (Bus de direcciones y datos) 11 AD6 (Bus de direcciones y datos) 10 AD7 (Bus de direcciones y datos) 9 A8 (Bus de direcciones) 8 A9 (Bus de direcciones) 7 A10 (Bus de direcciones) 6 A11 (Bus de direcciones) 5 A12 (Bus de direcciones) 4 A13 (Bus de direcciones) 3 A14 (Bus de direcciones ) 2 GND (Masa) 1 DESCRIPCION PINES

26. Vcc (+5V) 40 A15 (Bus de direcciones) 39 A16/S3 (Bus de direcciones/bit de estado) 38 A17/S4 (Bus de direcciones/bit de estado) 37 A18/S5 (Bus de direcciones/bit de estado) 36 A19/S6 (Bus de direcciones/bit de estado) 35 /SSO (Junto con IO/M y DT/R esta salida sirve para determinar estados del 8088) 34 MN/MX (Cuando esta entrada está en estado alto, el 8088 está en modo mínimo, en caso contrario está en modo máximo) 33 /RD (Cuando vale cero hay una lectura) 32 HOLD (Indica que otro integrado quiere adueñarse del control de los buses, generalmente se usa para DMA o acceso directo a memoria). 31 HLDA (Hold Acknowledge: el 8088 reconoce el HOLD) 30 /WR (Cuando vale cero hay una escritura) 29 IO/M (Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria) 28 DT/R (Data transmit/receive: se conecta al pin de dirección de los chips recién indicados). 27 /DEN (Data enable: cuando vale cero debe habilitar los transceptores 8286 y 8287 (se conecta al pin de "output enable"), esto sirve para que no se mezclen los datos y las direcciones). 26 ALE (Cuando está uno indica que salen direcciones por AD, en caso contrario, es el bus de datos) 25 /INTA (El 8088 indica que reconoció la interrupción) 24 /TEST 23 READY (Para sincronizar periféricos y memorias lentas) 22 RESET (Para inicializar el 8088) 21 DESCRIPCION PINES

30. Nuevas instrucciones del 80286 Éstas corresponden todas al modo protegido y son las siguientes: ARPL : dest, src ( Adjust Requested Privilege Level of selector ): Compara los bits RPL de dest contra src . Si el RPL de dest es menor que el RPL de src , los bits RPL del destino se cargan con los bits RPL de src y el indicador ZF se pone a uno. En caso contrario ZF se pone a cero. Ver nota 1. CLTS ( Clear Task Switched Flag ): Pone a cero el indicador TS (bit 3 de la palabra de control de la máquina MSW ). Ver nota 2. LAR dest, src (Load Access Rights): El byte más alto del registro destino se carga con el byte de derechos de acceso del segmento indicado por el selector almacenado en src . Pone ZF a uno si se puede realizar la carga. Ver notas 1 y 3. LGDT mem64 ( Load Global Table register ): Carga el valor del operando en el registro GDTR. Antes de ejecutar esta instrucción la tabla debe estar en memoria. Ver nota 2. LIDT mem64 ( Load Interrupt Table register ): Carga el valor del operando en el registro IDTR. Antes de ejecutar esta instrucción la tabla debe estar en memoria. Ver nota 2. LLDT {reg16|mem16} ( Load Local Descriptor Table Register ): Carga el selector indicado por el operando en el registro LDTR Antes de ejecutar esta instrucción la tabla deberá estar en memoria. Ver notas 1 y 2. LMSW {reg16|mem16} ( Load Machine Status Word ): Carga el valor del operando en la palabra de estado de la máquina MSW . El bit PE (bit 0) no puede ser puesto a cero por esta instrucción, por lo que una vez que se cambió a modo protegido, la única manera de volver a modo real es mediante un RESET del microprocesador. Ver nota 2. LSL dest, src ( Load Segment Limit ): Carga el límite del segmento de un selector especificado en src en el registro destino si el selector es válido y visible en el nivel de privilegio actual. Si ocurre lo anterior el indicador ZF se pone a uno, en caso contrario, se pone a cero. Ver notas 1 y 3. LTR {reg16|mem16} ( Load Task Register ): Carga el selector indicado por el operando en el registro TR . El TSS ( Task Stat Segment ) apuntado por el nuevo TR deberá ser válido. Ver notas 1 y 2. SGDT mem64 ( Store Global Descriptor Table register ): Almacena el contenido del registro GDTR en el operando especificado. SIDT mem64 ( Store Interrupt Descriptor Table register ): Almacena el contenido del registro IDTR en el operando especificado. SLDT {reg16|mem16} ( Store Global Descriptor Table register ): Almacena el contenido del registro LDTR (que es un selector a la tabla de descriptores globales) en el operando especificado. Ver nota 1. SMSW {reg16|mem16} ( Store Machine Status Word ): Almacena la palabra de estado de la máquina MSW en el operando especificado. Ver nota 2. STR {reg16|mem16} ( Store Task Register ): Almacena el registro de tarea actual (selector a la tabla de descriptores globales) en el operando especificado. Ver nota 1. VERR/VERW {reg16|mem16} ( Verify Read/Write ): Verifica si el selector de segmento especificado en el operando es válido y se puede leer/escribir en el nivel de privilegio actual. En este caso se pone ZF a uno, en caso contrario se pone ZF a cero. Ver notas 1 y 3.

34. Versiones del 80486 80486 DX : En abril de 1989 la compañía Intel presentó su nuevo microprocesador, con 1.200.000 transistores a bordo, el doble de la velocidad del 80386 y 100% de compatibilidad con los microprocesadores anteriores.Su consumo máximo es de 50 MHz y de 5 watt. 80486 SX : En abril de 1991 introdujo el 80486 SX , un producto de menor costo que el anterior sin el coprocesador matemático que posee el 80486 DX (bajando la cantidad de transistores a 1.185.000). 80486 DX2 : En marzo de 1992 aparece, que posee un duplicador de frecuencia interno, manteniendo constante el tiempo de acceso a memoria. Esto permite casi duplicar el rendimiento del microprocesador, ya que la mayoría de las instrucciones que deben acceder a memoria en realidad acceden al caché interno de 8 KBytes del chip.

41. Pentium MMX Multi Media Extensión, esta tecnología es el realce a procesadores mas recientes de Intel el cual cambiara. El mundo de multimedia y de comunicaciones. Sus principales realces: SIMD: (Es un proceso llamado “SINGULARES INSTRUCCIONES MULTIPLE DATA”) Permite que una isntruccion ejecute la misma funcion en multiples piezas de datos. Las aplicaciones de multimedia y comunicaciones de hoy en dia usan a menudo repetitivos circuitos cerrados que, mientras ocupan 10 % o menos del codigo de la aplicación, puede dar a cuenta por 90% del tiempo de ejecucion. Nuevas Instrucciones: Han añadido poderosas instrucciones diseñadas para manipular y procesar eficazmente video, audio y datos graficos. Estas instrucciones estan orientadas hacia las secuencias altamente paralelas y repetitivas que a menudo se encuentran en operaciones de multimedia. Mas cache: Doblo en dos tamaños de On-Chip cache a 32K, reduciendo el numero de veces que el procesador tiene que dar acceso para informacion a areas de memoria mas lentas y Off-Chip.

43. 4 100Mhz 3,3 2,0 v 0,25 µ 400Mhz PII 400 3,5 100Mhz 3,3 2,0 v 0,25 µ 350Mhz PII 350 5 66Mhz 3,3 2,0 v 0,25 µ 333Mhz PII 333 2,0 v 0,25 µ 4,5 66Mhz 3,3 2,8 v 0,35 µ 300Mhz PII 300 2,0 v 0,25 µ 4 66Mhz 3,3 2,8 v 0,35 µ 266Mhz PII 266 3,5 66Mhz 3,3 2,8 v 0,35 µ 233Mhz. PII 233 Multiplicador Bus Voltaje I/O Voltaje Core Tecnología Frecuencia Procesador Especificaciones de la gama Pentium II

46. Pentium III Pentium III se parece muchísimo a un híbrido de Pentium II y Celeron. Por delante tiene la forma típica de cartucho negro para conectar al Slot1 que ya tenía el Pentium II... pero por el otro lado está desnudo, como el Celeron. Intel denomina este formato S.E.C.C.2, para diferenciarlo del formato S.E.C.C. del Pentium II y del S.E.P.P del Celeron. El objetivo de eliminar una de las caras de plástico es aumentar la refrigeración de los chips, tanto del micro en sí como de los chips de caché L2, ya que de esta forma el disipador de calor apoya directamente sobre ellos. El micro en sí no tiene nada destacable físicamente, se parece mucho a los más recientes Pentium II.

47. Características Técnicas Número de serie individualizado Características especiales MMX y SSE MMX Instrucciones especiales 100 MHz 66 y 100 MHz Bus de sistema 512 KB a la mitad de la velocidad del micro 512 KB a la mitad de la velocidad del micro Caché L2 32 KB 32 KB Caché L1 450 y 500 MHz 233 a 450 MHz Velocidad 0,25 micras 0,35 y 0,25 micras Tecnología de fabricación Pentium III (P3) Pentium II Características

48. Pentium IV Es un microprocesador de séptima generación basado en la arquitectura x86 y manufacturado por Intel. Es el primer microprocesador con un diseño completamente nuevo desde el Pentium Pro de 1995. El Pentium 4 original, denominado Willamette, trabajaba a 1,4 y 1,5 GHz; y fue lanzado en noviembre de 2001. El Pentium 4 se comercializa en una versión para equipos de bajo presupuesto (Celeron) y una orientada a servidores de gama alta (Xeon). Las distintas versiones son: Willamette, Northwood, Extreme Edition y Prescott. Willamette, la primer versión del Pentium 4, sufrió de importantes demoras durante el diseño. De hecho, muchos expertos aseguran que los primeros modelos de 1,3, 1,4 y 1,5 GHz fueron lanzados prematuramente para evitar que se extienda demasiado el lapso de demora de los Pentium 4. Además, los modelos mas nuevos del AMD Thunderbird tenían un rendimiento superior al Pentium III, línea que se encontraba al límite de su capacidad por el momento. Fueron fabricados utilizando un proceso de 180 nanómetros y utilizaban el Socket 423 para conectarse a la placa madre.

49. Intel lanzó al mercado a finales del 2002, los nuevos Northwood de 2,9 y 2,2 GHz. Esta nueva versión combina un incremento de 256 a 512 KB en la memoria caché con la transición a la tecnología de producción de 130 nanómetros. Al estar el microprocesador compuesto por transistores más pequeños, podía alcanzar mayores velocidades y a la vez consumir menos energía. El nuevo procesador funcionaba con el Socket 478, el cual se había visto en los últimos modelos de la serie Willamette. En septiembre de 2003, Intel anunció la edición extrema (Extreme Edition) del Pentium 4, apenas sobre una semana antes del lanzamiento del Athlon 64, y el Athlon 64 FX. El diseño era idéntico al Pentium 4 (hasta el punto de que funcionaría en las mismas placas madre), pero se diferenciaba por tener 2 MB adicionales de Memoria caché L3. Compartió la misma tecnología Gallatin del Xeon MP, aunque con un Socket 478 (a diferencia del Socket 603 de los Xeon MP) y poseía un FSB de 800MHz, dos veces más grande que el del Xeon MP. Una versión para Socket LGA775 también fue producida. El primero de febrero de 2004, Intel introdujo una nueva versión de Pentium 4 denominada Prescott . Se utiliza en su manufactura un proceso de fabricación de 90 nanómetros y además se hicieron significativos cambios en la arquitectura del microprocesador, por lo cual muchos pensaron que Intel lo promocionaría como Pentium V. A pesar de que un Prescott funcionando a la misma velocidad que un Northwood rinde menos, la renovada arquitectura del Prescott permite alcanzar mayores velocidades y el overclock es más viable. El modelo de 3,8 GHz es el más veloz de los que hasta ahora han entrado en el mercado .

50. Comparaciones de algunos Procesadores

51. Especificaciones técnicas de los microprocesadores Intel De 3 a 6 veces las prestaciones del 8086 1 Gigabyte 16 Megabytes 134.000 (1.5 micras) 16 Bits 8 MHz. 10 MHz. 12 MHz. 1/2/82 80286 Idéntico al 8086 excepto en su bus externo de 8 bits 29.000 8 bits 5 MHz. 8 MHz. 1/6/79 8088 10 veces las prestaciones del 8080 1 MegaByte 29.000 (3 micras) 16 bits 5 MHz. 8 MHz. 10 MHz. 8/6/78 8086 10 veces las (6 micras) prestaciones del 8008 64 KBytes 6.000 8 bits 2 MHz. 1/4/74 8080 Manipulación Datos/texto 16 KBytes 3.500 8 bits 108 KHz. 1/4/72 8008 Primer chip con manipulación aritmética 640 byte 2.300 (10 micras) 4 bits 108 KHz. 15/11/71 4004 Breve descripción Memoria virtual Memoria direccionable Número de transistores Ancho de bus Velocidad de reloj Fecha de presentación Nombre del Microprocesador

52. S.E.C., MMX, Doble Bus Indep., Ejecución Dinámica 64 Terabytes 4 Gigabytes 7,5 millones (0.32 micras) 64 Bits 233 MHz. 266 MHz. 300 MHz. 7/5/97 Procesador PentiumII® Arquitectura de ejecución dinámica con procesador de altas prestaciones 64 Terabytes 4 Gigabytes 5,5 millones (0.32 micras) 64 Bits 150 MHz. 180 MHz. 200 MHz. 27/3/95 Procesador PentiumPro® Arquitectura escalable. Hasta 5 veces las prestaciones del 486 DX a 33 MHz. 64 Terabytes 4 Gigabytes 3,1 millones (0.8 micras) 32 Bits 60 MHz. 66 MHz. 75 MHz. 90 MHz. 100 MHz. 120 MHz. 133 MHz. 150 MHz. 166 MHz. 200 MHz. 22/3/93 Procesador Pentium® Idéntico en diseño al Intel 486DX, pero sin coprocesador matemático 64 Terabytes 4 Gigabytes 1.185.000 (0.8 micras) 32 Bits 16 MHz. 20 MHz. 25 MHz.33 MHz. 22/4/91 Microprocesador Intel 486 SX® Caché de nivel 1 en el chip 64 Terabytes 4 Gigabytes (1 micra, 0.8 micras en 50 MHz.) 32 Bits 25 MHz. 33 MHz. 50 MHz. 10/4/89 Microprocesador Intel 486 DX® Bus capaz de direccionar 16 bits procesando 32bits a bajo coste 64 Terabytes 4 gigabytes 275.000 (1 micra) 16 Bits 16 MHz. 20 MHz. 16/6/88 Microprocesador Intel 386 SX® Primer chip x86 capaz de manejar juegos de datos de 32 bits 64 Terabytes 4 Gigabytes 275.000 (1 micra) 32 Bits 16 MHz. 20 MHz. 25 MHz. 33 MHz. 17/10/85 Microprocesador Intel 386 DX®