Androidとfpgaを高速fifo通信させちゃう

AndroidとFPGAを高速FIFO
通信させちゃう
す～ @ksksue

自己紹介
• す～： @ksksue
• 「つなげる」ことが今おもしろい
• てことでFTDI大好きっこ
• FPGA/Android/マイコンと手広くやっと
ります

AndroidとFPGA
• FPGA/マイコンのフロントエンドとして
のAndroid

これまで
Jtagでキャラクタ表示か？リッチなUIライブラリ
LCDでドット絵書くか？ LCD、タッチパネルがついて
え、LCD描画ライブラリがなんと3万円ポッキリ！
ウン百万円！？

Androidとハードを繋げる
課題はインタフェース
今Androidと繋げるならADK？
FPGAとならMicrobridgeがあるって？

なんでなじみのシリアル・
SPI・I2C・パラレル通信が
ないのさ!?

その問題FTDIが解決します
• USB to
– シリアル(UART,RS232C)
– SPI
– I2C
– Jtag
FPGAと通信するなら
–FIFO(パラレル) コレでしょう

Android to/from FPGA FIFO

Asynchronous FIFO

今日はいろいろ話題
つめこんでます
話題
• FPGA
• Android
• USB

ここようわからんって人は
Twitter:@ksksueに
メンション飛ばしてください。
あとで答えますから。


まずFPGAまわりの話から

Asynchronous FIFO

今のところのVerilogファイル群
fpga/
└DE0_TOP.v
src/ TOPモジュールと
├ ftdi_fifo.v ソースコード
├ ftdi_fifo_rd.v
├ ftdi_fifo_wr.v
├ misc.v
└ timescale.v

sim/
├ftdi_fifo/
│├ ftdi_fifo_tb.v
あとは
│└ ft245fifo_sim_model.v
テストベクタと
├ftdi_fifo_rd/
シミュレーションモデル
│ └ ftdi_fifo_rd_tb.v
└ftdi_fifo_wr/
└ ftdi_fifo_wr_tb.v

FTDI Asynchronous FIFO
Read Timing

IN

OUT

IN

Write Timing
IN

OUT

OUT

↑FPGA側から見たIN/OUT 引用：FT245R データシート

ライブパワーポインティング

ftdi_fifo
ステートマシン

ftdi_fifo_rd ftdi_fifo_wr

ftdi_fifo_rd.vのインタフェース
module ftdi_fifo_rd(
// Connect to Inner Logic
input iACT_RD_n, // Activate Read Sequence Signal Activate
output oDONE_RD_n, // Done Read Sequence Signal
Done
でモジュールの動き
output oREADY_RD_n, // READY Read Sequence Signal
管理します
output [7:0] oRD_DATA, // Write Data

// Connect to FTDI FIFO Module
input iFIFO_RXF_n, // Read from FIFO
output oFIFO_RD_n, // Read Enable ここはFIFO インタフェース
input [7:0] iFIFO_DATA, // Read Data

// Connect to System Signals
input clk, // System Clock 50MHz(20ns)
input rst // System Reset カンマ消しわすれるのがイヤだから固定clk,rstは
); 最後に書くっていういわゆる我流ってやつです

ftdi_fifo_wr.vもほぼ同じ
module ftdi_fifo_wr(
// Connect to Inner Logic
input iACT_WR_n, // Activate Write Sequence Signal
output oDONE_WR_n, // Done Write Sequence Signal
output oREADY_WR_n, // Ready Write Sequence Signal
input [7:0] iWR_DATA, // Write Data
output oFIFO_OE_n, // Output Enable for Bi-direction Bus

// Connect to FTDI FIFO Module
input iFIFO_TXE_n, // Write to FIFO
output oFIFO_WR_n, // Write Enable
output [7:0] oFIFO_DATA, // Write Data

// Connect to System Signals
input clk, // System Clock 50MHz(20ns)
input rst // System Reset
);

ftdi_fifo.v
ftdi_fifo.vはftdi_fifo_rdとwrをあやつるステートマシン

INIT

テスト回数のループ制御

DONE LOOP
0x00～0xFF Verifyの
VERIFY ループ制御
LOOP

VERIFY DATA
DATA WAIT

余談
• 自分は基本的に
– 順序回路
– 組み合わせ回路
– ステートマシン
でしか回路くめません。この３つしか使い
ません。ステートマシン設計がいつもア
タマを悩ませます。

余談：イラッとくるステートマシン１
「その遷移パターンないから大丈夫です」

A D
依存

C B G E

依存 F

絶対にデッドロックおこさないんだな？
おこさないよなっ！？

余談：イラッとくるステートマシン１

A

C B

D

G
F E

できることなら直したいっ

余談：イラッとくるステートマシン２
「修正しました（横着しました）」
always@(posedge clk or negedge rst)
begin
if(!rst) begin
a <= 1'b0;
b <= 1'b0;
state <= ST_IDLE;
end else begin
if(foo == 1’b1) begin
a <= 1'b0; えっ

end
case(state)
ST_IDLE: begin
a <= 1'b1;
b <= 1'b1;
… どんなステートマシンができるんだろ？
end
… （いまだによくわかっていない）


Asynchronous FIFO
次はAndroidの話

Androidの話
• USB Host APIでUSBプログラミング
おもしろい
でもUSBと繋げるまでがめんどくさい

データ転送するために
前処理で
６種類のクラスを使う
必要がある

クラスの中に
さらに何種類か
メソッドがある

USBは前処理がいろいろあるんです

1. USBはハブでいくつもデバイスをぶら下げ
られるからまずデバイスを「検索」するこ
とから始める。大抵VID、PIDで見つける。
2. 物理的には１本しか繋げてなくても実は論
理的なバスが何本かある
e.g.Kinectは4本
（Control,IR,RGB,Audio）ある
3. 転送方法が４種類ある（コントロール転送、
バルク転送、インタラプト転送、アイソク
ロナス転送）

ArduinoライクなFTDIドライバラッパー
FTDriver

• USBのめんどくさい処理をライブラリ化
• 使うメソッドは4種類
– begin(9600)
– end()
– read(rbuf)
– write(wbuf)

FTDriverでプログラミング
FTSampleFIFO.java

…
public void onCreate(Bundle savedInstanceState) {
…
1.インスタンス生成
mSerial = new FTDriver((UsbManager)
getSystemService(Context.USB_SERVICE));

if(mSerial.begin(SERIAL_BAUDRATE)) {
new Thread(mLoop).start();
}

… 2.ポートのオープンと
ボーレート設定
} // end of onCreate

… ※ボーレートはFIFOの場合関係ない

…
private Runnable mLoop = new Runnable() {
@Override
public void run() {
int i;
int len;
byte[] rbuf = new byte[4096];

for(;;){//this is the main loop for transferring
//////////////////////////////////////////////////////////
// Read and Display to Terminal
//////////////////////////////////////////////////////// 3.データリード
len = mSerial.read(rbuf);
}
}
…

そんなに難しくない、と思う

突然ですが、まとめ
• http://github.com/ksksue
• 全部オープンソースです

• 最後デモ

• 今後、Synchronous FIFOとか
• AvalonBus対応とか
• Xilinx対応とか

Androidとfpgaを高速fifo通信させちゃう

Empfohlen

Empfohlen

Weitere ähnliche Inhalte

Was ist angesagt?

Was ist angesagt? (20)

Andere mochten auch

Andere mochten auch (20)

Ähnlich wie Androidとfpgaを高速fifo通信させちゃう

Ähnlich wie Androidとfpgaを高速fifo通信させちゃう (20)

Kürzlich hochgeladen

Kürzlich hochgeladen (9)

Androidとfpgaを高速fifo通信させちゃう