NN系学習済みモデルをFPGAに実装してみた
•
3 gefällt mir•1,862 views
An attempt to implement a learned model of a neural network in an FPGA
Empfohlen
Weitere ähnliche Inhalte
Was ist angesagt?
Was ist angesagt? (20)
Ähnlich wie NN系学習済みモデルをFPGAに実装してみた
Ähnlich wie NN系学習済みモデルをFPGAに実装してみた (16)
Mehr von Imaoka Micihihiro
Mehr von Imaoka Micihihiro (18)
NN系学習済みモデルをFPGAに実装してみた
- 3. 背景 • AI FPGA神 Intel • 型 限界 • 推論 並列化 高速化 余地 • 低消費電力/高速化 • 学習済 化 • AI 化 組込 家電
- 5. 環境 • ubutu Sserver(Azure Iass ) • Python V2.7.1 with pandas • gcc • Quartus II 13.0sp1 Web Edition • Verilog-HDL • Intel(Altera) Cyclone IV
- 7. ホップフィールド・ネットワーク (英: Hopfield network) は、 ニューラルネットワークの⼀モデルである。アメリカ合衆国の 物理学者であるジョン・ホップフィールド (J.J. Hopfield) が提 唱した[1]。ユニット（ニューロン）間に対称的な相互作⽤があ る⾮同期型ネットワークであり、⾃然な操作によってネット ワークのエネルギーが極⼩値をとる。元はスピンの安定条件を もとめるモデルとして発想されたものであったが、ネットワー クによる連想記憶のモデルとして歓迎され、ニューラルネット ブームの⽕付け役の⼀つとなり、また後のボルツマンマシンの 元ともなった。これは統計的な変動をもちいて、エネルギーが 極⼩値ではなく最⼩値をとることを⽬指すモデルである。 出典 https://ja.wikipedia.org/wiki/
- 9. imaoca@ubuntServer:~/neural$ ./a.out learing #### # # # # # # ### ##### # # # # ### #### # # # #### # # ## ## # # # # # # # example ### # # # # ## ### recognition #### # # # # # # ### imaoca@ubuntServer:~/neural$
- 11. Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition Family Cyclone IV E Device EP4CE6E22C8
- 13. ### # # # # ## ### 0111000011100101001001110 #### # # # # # # ### 0111010010100101001001111 0 1 2 34 5 6 7
- 14. 推論 実行時間
- 17. • 5X5の⽂字認識をFPGAで実装 • 推論エンジンを実装 –現在はマニュアル） • 学習済みモデルのHDLは⾃動⽣成 –Neuro Chip Compiler • ロジックアナライザーで計算スピードを 実測 10nS • Cyclone IVの24%のリソースを消費 • ２５クロックを要する実装では7% –これは６５０２と同じHW規模
- 18. 告知 • NN系機械学習 情報交換 • FPGA 主宰 – https://fpgastartup.connpass.com/event/ • TensorFlow 学習済 実装(todo) • FPGA 実装 的 探 • 化 可能性 探 頂 • 4月18日 在京