SlideShare ist ein Scribd-Unternehmen logo

Verilog-HDL Tutorial (15) software

•
•
Hiroki Nakahara
Hiroki Nakahara

Verilog-HDL Tutorial Using DE0 FPGA Board

Bildung
1 von 31
Downloaden Sie, um offline zu lesen
1 Verilog-HDL 講習会DE0編(15-2) 組込みプロセッサNios IIの使い方 ソフトウェア編 5, August, 2013 鹿児島大学 中原 啓貴
Nios II EDSを起動します (FPGAは書き込んでいますか?) 2 Workspace (作業用フォルダ)は このままでOK
アプリケーションとBSP(Board Support Package)をテンプレから作成 3 BSP: Board Support Package ボード毎のライブラリ等の ファイルを集めたパッケージ (ハードウェア毎に作成する)
4 クリック 前回のチュートリアルの 作業フォルダ Hellow_NiosII_system.sopcinfo を選択
5 自動設定(前回, NiosII/eに割当てた名前) プロジェクト名は Hello_NiosII に設定 テンプレは Hello World Next をクリック
6 Finish をクリック Create a new BSP ... にチェックを付ける
早速プログラムを入力しよう 7 クリックして展開 hello_world.c をダブルクリック この2行を入力 (ハードウェアにアクセス するためのおまじない)
プログラムを保存して ビルドを実行します 8 保存アイコンをクリック プロジェクト名を 右クリック Build Project をクリック
Build が完了すると Console に使用メモリが表示されます 9
10 ビルドした プログラムを FPGA上の Nios II/eに 転送して実行 プロジェクト名を 右クリック Run As で Nios II Hardware を選択
11 初回実行時には (FPGA上の) Nios II/e と (PC上の) Nios II EDS が接続されていないので 接続設定を行います Project nameと Project EFL file nameのパスが 正しいかチェック
12 Target Connection タブをクリック System ID checks の Ignore (無視する)オプションを チェック
13 右にスクロールする Refresh Connections をクリックする
14 Processors: と Byte Stream Devices が応答すればOK FPGAとPCの接続が終われば Apply をクリックして Run をクリック
Nios II Consoleに 「Hello from Nios II!」が表示されればOK 15 Downloading ELF Process failed が 表示される場合は, Quartus II Programmer を閉じましょう. (JTAG のUSB通信を取り合うのが 原因らしい...)
system.h の中身 を見てみる 16 ダブルクリック GPIO32_OUT (ハードウェア設定時につけ た名前)の メモリマップドIOにおける ベースアドレス (BASE Address)は 0x1001090
今度は io.h の中身を確認 17 IORD_32DIRECT: IOから読み込む IORD_32DIRECT(ベースアドレス, オフセット) IOWR_32DIRECT: IOにデータを書き込む IOWR_32DIRECT(ベースアドレス, オフセット, データ)
hello_world.cを修正 18
Build を行い, 実行する 19 IORD_32DIRECTで読み込んだ値を IOWR_32DIRECTでLEDGに接続したIOに書き込む
RS232C信号をNios II/eで 受信する 20 【準備】RS232Cケーブルを接続
新しいプロジェクトを作ろう 21
22 プロジェクト名は RS232C_test に設定 テンプレは Hello World Next をクリック 先程のチュートリアルを参考に Hello_NiosII_system.sopcinfoを 読み込む
23 既に BSP (ハードウェア毎のライブラリ パッケージ)は生成済みなので選択する Next をクリック
24 BSP を編集して RS232Cを 読み込むように設定 プロジェクト名を 右クリック Nios II で BSP Editor ... を選択
25 標準入力を uart_0 に設定 (uart_0は Qsys で設定した UART Serialの名前 でしたよね)
26 標準入力を uart_0 に設定 標準出力は jtag_uart_0 に設定 (JTAGはNios II EDS の System Console に  表示されると思って下さい)
hello_world.c を修正 修正後, Build -> Run を実行 27
RS232C テストツールを起動 28 設定は 第12回, 第13回の 講習会を参考にする 接続を行う ↓ 送信TEXT に A を入力 ↓ 送信データのバイナリ変換にチェックをつけて ↓ TEXT送信をクリック
送信データが Console に表示され, そのバイナリ値がLEDGに表示されます 29 文字「A」のバイナリ値: 0x41, つまり 0100 0001
まとめ •  DE0ボード上に Qsys を使って Nios II/e を含むシス テムを生成 •  Nios II EDSを使ってソフトウェアでハードウェアを 制御 ‒  これからはソフトウェアでハードウェアを制御する時 代！ ‒  たいていのハードウェアは既にペリフェラルとして供給 されている ‒ ハードウェアの設計は最小限に •  設計時間を短縮しつつ, 楽に(バグが少なく), かつ高 性能なシステム設計がこれからのトレンド 30
課題 •  Qsys を使って Nios II/e を含むシステムをもう一度生成 して FPGA上に実現せよ (自分の手でやってみると一発で 動くのは難しいことがわかるはず) •  生成したシステムで, 以下の動作を行うソフトウェアを Nios II EDSで作成し, 実行せよ ‒  LEDGが左右に動く (速度は適当で良い) ‒  スライドスイッチのON/OFFに応じて, LEDGの点滅速度が変る ‒  RS232C通信を介して, PCからの値に応じてLEDGが点滅する・動 く ‒  【難】RS232C通信を介して, PCに値を送る (ヒント): io.h を開いて uart_0 のデバイスのパス "/dev/ uart_0" を調べる. fopenでそのデバイスを開いて, fprintf で書き 込めば良い. これを応用すれば, BSP を開いて編集する必要がなく なる. 31

Empfohlen

Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)
Hiroki Nakahara
 
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardwareVerilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
 
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)
Hiroki Nakahara
 
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)
Hiroki Nakahara
 
Verilog-HDL Tutorial (3)
Verilog-HDL Tutorial (3)Verilog-HDL Tutorial (3)
Verilog-HDL Tutorial (3)
Hiroki Nakahara
 
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみたとある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
Hiroshi Toda
 
vhd経由でpc移動
vhd経由でpc移動vhd経由でpc移動
vhd経由でpc移動
Kenzo Nagahisa
 
cache.iijgio.com の中
cache.iijgio.com の中cache.iijgio.com の中
cache.iijgio.com の中
techlog (Internet Initiative Japan Inc.)
 

Empfohlen

Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)Verilog-HDL Tutorial (2)
Verilog-HDL Tutorial (2)
Hiroki Nakahara
 
Verilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardwareVerilog-HDL Tutorial (15) hardware
Verilog-HDL Tutorial (15) hardware
Hiroki Nakahara
 
Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)Verilog-HDL Tutorial (5)
Verilog-HDL Tutorial (5)
Hiroki Nakahara
 
Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)Verilog-HDL Tutorial (6)
Verilog-HDL Tutorial (6)
Hiroki Nakahara
 
Verilog-HDL Tutorial (3)
Verilog-HDL Tutorial (3)Verilog-HDL Tutorial (3)
Verilog-HDL Tutorial (3)
Hiroki Nakahara
 
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみたとある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
とある社内ビックデータ基盤にバッチ用コンテナ基盤を構築してみた
Hiroshi Toda
 
vhd経由でpc移動
vhd経由でpc移動vhd経由でpc移動
vhd経由でpc移動
Kenzo Nagahisa
 
cache.iijgio.com の中
cache.iijgio.com の中cache.iijgio.com の中
cache.iijgio.com の中
techlog (Internet Initiative Japan Inc.)
 
Cognos bi install_linux_db2
Cognos bi install_linux_db2Cognos bi install_linux_db2
Cognos bi install_linux_db2
Shinsuke Yamamoto
 
Synthesijer zynq qs_20150316
Synthesijer zynq qs_20150316Synthesijer zynq qs_20150316
Synthesijer zynq qs_20150316
Takefumi MIYOSHI
 
Dockerfile を書くためのベストプラクティス解説編
Dockerfile を書くためのベストプラクティス解説編Dockerfile を書くためのベストプラクティス解説編
Dockerfile を書くためのベストプラクティス解説編
Masahito Zembutsu
 
DockerとDocker Hubの操作と概念
DockerとDocker Hubの操作と概念DockerとDocker Hubの操作と概念
DockerとDocker Hubの操作と概念
Masahito Zembutsu
 
Docker入門
Docker入門Docker入門
Docker入門
Shun Tsunoda
 
Dockerが抱えるネットワークの課題
Dockerが抱えるネットワークの課題Dockerが抱えるネットワークの課題
Dockerが抱えるネットワークの課題
Asuka Suzuki
 
オトナのDocker入門
オトナのDocker入門オトナのDocker入門
オトナのDocker入門
Tsukasa Kato
 
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
Hideharu MATSUFUJI
 
HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)
Yukiko Kato
 
ネットワーク第2回目
ネットワーク第2回目ネットワーク第2回目
ネットワーク第2回目
Yukiko Kato
 
Newcomer2020 Docker研修
Newcomer2020 Docker研修Newcomer2020 Docker研修
Newcomer2020 Docker研修
Suguru Yazawa
 
Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
Hiroki Nakahara
 
Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)
Hiroki Nakahara
 
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
Hiroki Nakahara
 
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGAFPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
Hiroki Nakahara
 
Naist2015 dec ver1
Naist2015 dec ver1Naist2015 dec ver1
Naist2015 dec ver1
Hiroki Nakahara
 
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
Hiroki Nakahara
 
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Hiroki Nakahara
 
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGAFPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
Hiroki Nakahara
 
Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)
Hiroki Nakahara
 
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
Hiroki Nakahara
 
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
Hiroki Nakahara
 

Weitere ähnliche Inhalte

Was ist angesagt?

まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
Hideharu MATSUFUJI
 
HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)
Yukiko Kato
 

Was ist angesagt? (11)

Cognos bi install_linux_db2
Cognos bi install_linux_db2Cognos bi install_linux_db2
Cognos bi install_linux_db2
 
Synthesijer zynq qs_20150316
Synthesijer zynq qs_20150316Synthesijer zynq qs_20150316
Synthesijer zynq qs_20150316
 
Dockerfile を書くためのベストプラクティス解説編
Dockerfile を書くためのベストプラクティス解説編Dockerfile を書くためのベストプラクティス解説編
Dockerfile を書くためのベストプラクティス解説編
 
DockerとDocker Hubの操作と概念
DockerとDocker Hubの操作と概念DockerとDocker Hubの操作と概念
DockerとDocker Hubの操作と概念
 
Docker入門
Docker入門Docker入門
Docker入門
 
Dockerが抱えるネットワークの課題
Dockerが抱えるネットワークの課題Dockerが抱えるネットワークの課題
Dockerが抱えるネットワークの課題
 
オトナのDocker入門
オトナのDocker入門オトナのDocker入門
オトナのDocker入門
 
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
まっつんチャレンジ OSC出張編 45分でわかる PHP+Eclipseによるテスト駆動開発環境の構築
 
HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)HTTPとは(HerokuとADTで実践編)
HTTPとは(HerokuとADTで実践編)
 
ネットワーク第2回目
ネットワーク第2回目ネットワーク第2回目
ネットワーク第2回目
 
Newcomer2020 Docker研修
Newcomer2020 Docker研修Newcomer2020 Docker研修
Newcomer2020 Docker研修
 

Andere mochten auch

Andere mochten auch (18)

Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)Verilog-HDL Tutorial (11)
Verilog-HDL Tutorial (11)
 
Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)Verilog-HDL Tutorial (14)
Verilog-HDL Tutorial (14)
 
Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)Verilog-HDL Tutorial (13)
Verilog-HDL Tutorial (13)
 
FPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGAFPGAX2016 ドキュンなFPGA
FPGAX2016 ドキュンなFPGA
 
Naist2015 dec ver1
Naist2015 dec ver1Naist2015 dec ver1
Naist2015 dec ver1
 
Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)Verilog-HDL Tutorial (9)
Verilog-HDL Tutorial (9)
 
Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装Nested RNSを用いたディープニューラルネットワークのFPGA実装
Nested RNSを用いたディープニューラルネットワークのFPGA実装
 
FPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGAFPL15 talk: Deep Convolutional Neural Network on FPGA
FPL15 talk: Deep Convolutional Neural Network on FPGA
 
Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)Verilog-HDL Tutorial (12)
Verilog-HDL Tutorial (12)
 
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
私のファミコンのfpsは530000です。もちろんフルパワーで（以下略
 
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた
 
Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)Altera sdk for open cl アンケート集計結果(公開版)
Altera sdk for open cl アンケート集計結果(公開版)
 
A Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGaA Random Forest using a Multi-valued Decision Diagram on an FPGa
A Random Forest using a Multi-valued Decision Diagram on an FPGa
 
Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)Tensor flow usergroup 2016 (公開版)
Tensor flow usergroup 2016 (公開版)
 
(公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017 (公開版)FPGAエクストリームコンピューティング2017
(公開版)FPGAエクストリームコンピューティング2017
 
(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS(公開版)Reconf研2017GUINNESS
(公開版)Reconf研2017GUINNESS
 
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介
 
２値化CNN on FPGAでGPUとガチンコバトル（公開版）
２値化CNN on FPGAでGPUとガチンコバトル（公開版）２値化CNN on FPGAでGPUとガチンコバトル（公開版）
２値化CNN on FPGAでGPUとガチンコバトル（公開版）
 

Ähnlich wie Verilog-HDL Tutorial (15) software

自分色のLinuxホームサーバーを作ってみよう
自分色のLinuxホームサーバーを作ってみよう自分色のLinuxホームサーバーを作ってみよう
自分色のLinuxホームサーバーを作ってみよう
Masahiko Hashimoto
 
E2D3 ver. 0.2 開発の手順書
E2D3 ver. 0.2 開発の手順書E2D3 ver. 0.2 開発の手順書
E2D3 ver. 0.2 開発の手順書
E2D3.org
 
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
Tsuyoshi Yamada
 
WindowsでMySQL入門
WindowsでMySQL入門WindowsでMySQL入門
WindowsでMySQL入門
Hidenori Ishii
 
第1回 Open Build Service 道場
第1回 Open Build Service 道場第1回 Open Build Service 道場
第1回 Open Build Service 道場
Fuminobu Takeyama
 
もろもろの AI ツールを Windows のローカル環境にインストールする手順
もろもろの AI ツールを Windows のローカル環境にインストールする手順もろもろの AI ツールを Windows のローカル環境にインストールする手順
もろもろの AI ツールを Windows のローカル環境にインストールする手順
Hide Koba
 

Ähnlich wie Verilog-HDL Tutorial (15) software (20)

自分色のLinuxホームサーバーを作ってみよう
自分色のLinuxホームサーバーを作ってみよう自分色のLinuxホームサーバーを作ってみよう
自分色のLinuxホームサーバーを作ってみよう
 
Xilinx SDSoC(2016.3)解体新書ソフトウェア編
Xilinx SDSoC(2016.3)解体新書ソフトウェア編Xilinx SDSoC(2016.3)解体新書ソフトウェア編
Xilinx SDSoC(2016.3)解体新書ソフトウェア編
 
HDPをWindowsで動かしてみた
HDPをWindowsで動かしてみたHDPをWindowsで動かしてみた
HDPをWindowsで動かしてみた
 
E2D3 ver. 0.2 開発の手順書
E2D3 ver. 0.2 開発の手順書E2D3 ver. 0.2 開発の手順書
E2D3 ver. 0.2 開発の手順書
 
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
20130126 第2回福岡debian勉強会 debian wheezyとdebian installerのはなし
 
Windows 7 オプショナルツール 一挙紹介
Windows 7 オプショナルツール 一挙紹介Windows 7 オプショナルツール 一挙紹介
Windows 7 オプショナルツール 一挙紹介
 
Xilinx SDSoC(2016.2)解体新書ソフトウェア編
Xilinx SDSoC(2016.2)解体新書ソフトウェア編Xilinx SDSoC(2016.2)解体新書ソフトウェア編
Xilinx SDSoC(2016.2)解体新書ソフトウェア編
 
Visual studio de debug
Visual studio de debugVisual studio de debug
Visual studio de debug
 
IT002_DISKベンチマークをとろう
IT002_DISKベンチマークをとろうIT002_DISKベンチマークをとろう
IT002_DISKベンチマークをとろう
 
Yocto Project ハンズオン プレゼン用資料
Yocto Project ハンズオン プレゼン用資料Yocto Project ハンズオン プレゼン用資料
Yocto Project ハンズオン プレゼン用資料
 
WindowsでMySQL入門
WindowsでMySQL入門WindowsでMySQL入門
WindowsでMySQL入門
 
Yocto Project ハンズオン / 参加者用資料
Yocto Project ハンズオン / 参加者用資料Yocto Project ハンズオン / 参加者用資料
Yocto Project ハンズオン / 参加者用資料
 
Yocto bspを作ってみた
Yocto bspを作ってみたYocto bspを作ってみた
Yocto bspを作ってみた
 
第1回 Open Build Service 道場
第1回 Open Build Service 道場第1回 Open Build Service 道場
第1回 Open Build Service 道場
 
Ide env
Ide envIde env
Ide env
 
もろもろの AI ツールを Windows のローカル環境にインストールする手順
もろもろの AI ツールを Windows のローカル環境にインストールする手順もろもろの AI ツールを Windows のローカル環境にインストールする手順
もろもろの AI ツールを Windows のローカル環境にインストールする手順
 
Androidのリカバリシステム (Androidのシステムアップデート)
Androidのリカバリシステム (Androidのシステムアップデート)Androidのリカバリシステム (Androidのシステムアップデート)
Androidのリカバリシステム (Androidのシステムアップデート)
 
FreeCAD OpenFOAM Workbenchセットアップ方法と課題
FreeCAD OpenFOAM Workbenchセットアップ方法と課題FreeCAD OpenFOAM Workbenchセットアップ方法と課題
FreeCAD OpenFOAM Workbenchセットアップ方法と課題
 
Flameにfirefox os2.1を入れてみた＋α
Flameにfirefox os2.1を入れてみた＋αFlameにfirefox os2.1を入れてみた＋α
Flameにfirefox os2.1を入れてみた＋α
 
Debian 7.0 “Wheezy” frozen
Debian 7.0 “Wheezy” frozenDebian 7.0 “Wheezy” frozen
Debian 7.0 “Wheezy” frozen
 

Mehr von Hiroki Nakahara

FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
Hiroki Nakahara
 

Mehr von Hiroki Nakahara (11)

FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
FCCM2020: High-Throughput Convolutional Neural Network on an FPGA by Customiz...
 
ROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROSROS User Group Meeting #28 マルチ深層学習とROS
ROS User Group Meeting #28 マルチ深層学習とROS
 
FPGAX2019
FPGAX2019FPGAX2019
FPGAX2019
 
SBRA2018講演資料
SBRA2018講演資料SBRA2018講演資料
SBRA2018講演資料
 
DSF2018講演スライド
DSF2018講演スライドDSF2018講演スライド
DSF2018講演スライド
 
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
ISCAS'18: A Deep Neural Network on the Nested RNS (NRNS) on an FPGA: Applied ...
 
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural NetworkISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
ISMVL2018: A Ternary Weight Binary Input Convolutional Neural Network
 
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vecto...
 
FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...FPT17: An object detector based on multiscale sliding window search using a f...
FPT17: An object detector based on multiscale sliding window search using a f...
 
Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)Verilog-HDL Tutorial (8)
Verilog-HDL Tutorial (8)
 
Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)Verilog-HDL Tutorial (7)
Verilog-HDL Tutorial (7)
 

Kürzlich hochgeladen

Kürzlich hochgeladen (6)

生成AIの回答内容の修正を課題としたレポートについて：お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
生成AIの回答内容の修正を課題としたレポートについて：お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料生成AIの回答内容の修正を課題としたレポートについて：お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
生成AIの回答内容の修正を課題としたレポートについて：お茶の水女子大学「授業・研究における生成系AIの活用事例」での講演資料
 
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
ゲーム理論 BASIC 演習106 -価格の交渉ゲーム-#ゲーム理論 #gametheory #数学
 
次世代機の製品コンセプトを描く　～未来の機械を創造してみよう～
次世代機の製品コンセプトを描く　～未来の機械を創造してみよう～次世代機の製品コンセプトを描く　～未来の機械を創造してみよう～
次世代機の製品コンセプトを描く　～未来の機械を創造してみよう～
 
2024年度　東京工業大学　工学院 機械系 大学院 修士課程　入試 説明会　資料
2024年度　東京工業大学　工学院 機械系 大学院 修士課程　入試 説明会　資料2024年度　東京工業大学　工学院 機械系 大学院 修士課程　入試 説明会　資料
2024年度　東京工業大学　工学院 機械系 大学院 修士課程　入試 説明会　資料
 
東京工業大学 環境・社会理工学院　建築学系　大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院　建築学系　大学院入学入試・進学説明会2024_v2東京工業大学 環境・社会理工学院　建築学系　大学院入学入試・進学説明会2024_v2
東京工業大学 環境・社会理工学院　建築学系　大学院入学入試・進学説明会2024_v2
 
世界を変えるクレーンを生み出そう！　高知エンジニアリングキャンプ2024プログラム
世界を変えるクレーンを生み出そう！　高知エンジニアリングキャンプ2024プログラム世界を変えるクレーンを生み出そう！　高知エンジニアリングキャンプ2024プログラム
世界を変えるクレーンを生み出そう！　高知エンジニアリングキャンプ2024プログラム
 

Verilog-HDL Tutorial (15) software