Este documento presenta el uso de mapas K para simplificar el diseño digital de circuitos combinacionales. Explica cómo los mapas K permiten reducir tablas de verdad a circuitos más pequeños utilizando la mínima cantidad de componentes posibles. Proporciona un ejemplo detallado de cómo aplicar mapas K para minimizar una tabla de verdad de 4 entradas a expresiones lógicas más simples.

1. Diseño Combinacional
Mapas K
José Ángel Pérez Martínez
J. Ángel Pérez M. BUAP (2009-2015)

2. Mapas K
• Herramienta que permite reducir el diseño
Digital de las tabla de verdad.
• Reduce en gran medida el circuito con el
mínimo de circuitos posibles.
• Mucho más simple que usar Algebra
Booleana.
• La eficacia en la reducción puede variar.
J. Ángel Pérez M. BUAP (2009-2015)

3. Ejemplo:
Tabla de Combinaciones 4 Entradas
A
B
C
D
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
-Se determinan todas las combinaciones
posibles en las entradas A B C D(El orden
no importa).
Esta tabla representa todas las
combinaciones que son posibles obtener
con las entradas existentes, aunque dichas
combinaciones no sean posibles de existir
deben representarse en esta tabla y a las
cuales todas sus salidas se representan con
* No Importa.
J. Ángel Pérez M. BUAP (2009-2015)

4. Tabla de Combinaciones 4 Entradas
Entradas
Salida A
A
B
C
D
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
a
Salida B
b
c
W X
Y
Z
Se etiquetan todas las salidas
deseables para poder identificar cada
bloque de salida.
Recuerde que pueden existir varias
salidas a la ves en el mismo estado.
Las salidas pueden ser cualquier
combinación, según sea la utilidad del
proyecto o combinación deseada.
J. Ángel Pérez M. BUAP (2009-2015)

5. Tabla de Combinaciones 4 Entradas
Entradas
Salida A
Salida B
A
B
C
D
a
b
c
W X
Y
Z
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
0
0
0
1
1
1
1
0
1
0
0
0
0
1
0
0
0
0
1
1
1
1
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
0
0
1
0
0
0
1
1
0
1
1
1
1
1
0
0
1
1
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
1
1
0
0
0
0
01
1
0
1
1
1
1
1
0
1
0
1
11
1
1
0
0
0
0
1
1
0
0
1
10
1
1
0
1
1
0
0
1
1
1
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
1 J. Ángel Pérez M. BUAP (2009-2015)
1 0 1
En este caso no existe estados * No
Importa, lo que implica un circuito
posiblemente amplio.
El paso siguiente es pasar cada salida
(a b c W X Y Z) a mapas K de 4
variables.
AB
CD
00
00
01
11
10

6. Tabla de Combinaciones 4 Entradas
Entradas
Salida A
Para el Bloque de Salida A tenemos:
Salida B
A
B
C
D
a
b
c
W X
Y
Z
0
0
0
0
0
0
0
0
0
0
0
Para a:
0
0
0
1
1
0
1
1
0
0
1
00
01
11
10
01
11
10
0
1
0
0
1
0
1
1
0
0
AB
CD
00
0
AB
CD
00
0
0
0
0
0
0
1
1
1
1
0
1
0
0
0
00
0
0
0
0
0
1
0
0
0
0
1
1
1
1
1
01
1
1
1
1
01
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
11
1
1
1
1
11
1
1
1
1
0
1
1
0
0
1
0
0
0
1
1
10
0
0
0
0
10
1
1
1
1
0
1
1
1
1
1
0
0
1
1
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
1
1
0
0
0
0
AB
CD
00
01
11
10
1
0
1
1
1
1
1
0
1
0
1
00
0
1
1
0
1
1
0
0
0
0
1
1
0
0
1
01
1
1
0
1
1
1
0
1
1
0
0
1
1
1
1
11
0
0
0
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
1 J. Ángel Pérez M. BUAP (2009-2015)
1 0 1
10
0
0
0
1
Para b:
Para c:

7. Tabla de Combinaciones 4 Entradas
Entradas
Salida A
Para el Bloque de Salida B tenemos:
Salida B
A
B
C
D
a
b
c
W X
Y
Z
0
0
0
0
0
0
0
0
0
0
0
Para W:
0
0
0
1
1
0
1
1
0
0
1
00
01
11
10
01
11
10
0
1
0
0
1
0
1
1
0
0
AB
CD
00
0
AB
CD
00
0
1
1
1
0
0
1
1
1
1
0
1
0
0
0
00
0
1
0
0
0
1
0
0
0
0
1
1
1
1
1
01
1
0
1
1
01
0
1
1
1
0
1
0
1
1
0
1
0
1
1
1
11
1
0
1
0
11
0
1
1
1
0
1
1
0
0
1
0
0
0
1
1
10
1
0
0
0
10
1
0
0
0
0
1
1
1
1
1
0
0
1
1
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
1
1
0
0
0
0
AB
CD
00
01
11
10
AB
CD
00
01
11
10
1
0
1
1
1
1
1
0
1
0
1
00
0
1
0
1
00
0
1
1
0
1
1
0
0
0
0
1
1
0
0
1
01
0
1
1
0
01
1
1
1
0
1
1
0
1
1
0
0
1
1
1
1
11
0
1
0
0
11
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
1
1
1
1
1
1
0
1 J. Ángel Pérez M. BUAP (2009-2015)
1 0 1
10
0
1
1
0
10
0
1
1
0
Para X:
Para Y:
Para Z:

8. Minimización
Para X:
Para W:
Para Y:
Para Z:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
1
00
0
1
0
0
00
0
1
0
1
00
0
1
1
0
01
1
0
1
1
01
0
1
1
1
01
0
1
1
0
01
1
1
1
0
11
1
0
1
0
11
0
1
1
1
11
0
1
0
0
11
0
0
1
1
10
1
0
0
0
10
1
0
0
0
10
0
1
1
0
10
0
1
1
0
Para la minimización se tienen dos opciones:
SOP Suma de productos, que consideran los mintérminos.
POS Producto de sumas, que considera a los maxtérminos (Cada literal de
entrada es negada individualmente, independiente de su valor. Debido a
que se esta trabajando con maxtérminos (0)).
Cual de los dos métodos usar dependerá del diseñador. Lo más
recomendable obtener ambos y escoger el diseño más simple, se puede
conmutar entre ambos. Consideré la no venta de OR con más de dos
entradas.
J. Ángel Pérez M. BUAP (2009-2015)

9. Mapas K para Bloque salida B
Para X:
Para W:
Para Y:
Para Z:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
1
00
0
1
0
0
00
0
1
0
1
00
0
1
1
0
01
1
0
1
1
01
0
1
1
1
01
0
1
1
0
01
1
1
1
0
11
1
0
1
0
11
0
1
1
1
11
0
1
0
0
11
0
0
1
1
10
1
0
0
0
10
1
0
0
0
10
0
1
1
0
10
0
1
1
0
Existen 7 Maxtérminos y 9 Mintérminos
POS con Maxtérminos:
W=(A’’+B’’+C’’+D’’)(A’’+B’+D’)(A’’+B’+C’)(A’+C’+D’’)(A’+B’’+C’)
SOP con Mintérminos:
W=AC’+BC’D’+ABD+A’B’D+A’B’C
Para POS: se puede sustituir (A+B+C+D) por una NAND =(A’+B’+C’+D’) solo
sería cuestión de agregar Inversores a las entradas del NAND para anular el
negativo, esta aplicación se pueden aplicar a para todos los POS solo será
cuestión anexar negaciones según sea necesario.
J. Ángel Pérez M. BUAP (2009-2015)

10. Mapas K para Bloque Salida B
POS con Maxtérminos:
W=(A+B+C+D)(A+B’+D’)(A+B’+C’)(A’+C’+D)(A’+B+C’)
SOP con Mintérminos:
W=AC’+BC’D’+ABD+A’B’D+A’B’C
SOP:
POS:
POS:
(1/4)-74LS08-1
(1/2)-74LS20-1
1-NAND-4Input
(7/12)-74LS04-2
(8/12)-74LS04-2
8-NOT
(4/6)-74LS11-2
(4/6)-74LS10-2
4-NAND-3Input
(4/4)-74LS32-1
(2/3)-74LS11-1
2-AND-3Input
6 Pastillas Totales
8 Compuertas libr
17 Entradas Libres
SOP:
1-AND-2Input
7-NOT
4-AND-3Input
4-OR-2Input
6 Pastillas Totales
10 Compuertas libr
17 Entradas libres
Para este caso no importa que diseño tomemos, se tiene el mismo número
de entradas libres para el mismo número de pastillas.
J. Ángel Pérez M. BUAP (2009-2015)

11. Mapas K para Bloque salida B
Para X:
Para W:
Para Y:
Para Z:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
1
00
0
1
0
0
00
0
1
0
1
00
0
1
1
0
01
1
0
1
1
01
0
1
1
1
01
0
1
1
0
01
1
1
1
0
11
1
0
1
0
11
0
1
1
1
11
0
1
0
0
11
0
0
1
1
10
1
0
0
0
10
1
0
0
0
10
0
1
1
0
10
0
1
1
0
Existen 8 Maxtérminos y 8 Mintérminos
POS con Maxtérminos :
X=(A’+D’’) (B’’+C’’+D’’) (A’’+B’’+D’) (B’+C’+D’’)
SOP con Mintérminos :
X=BD+AD+A’BC’+A’B’CD’
Aparentemente el diseño más simple es SOP, pero hagamos un conteo de
Pastillas TTL y entradas sobrantes para determinar el circuito más
adecuado en base a la simplicidad.
J. Ángel Pérez M. BUAP (2009-2015)

12. Mapas K para Bloque Salida B
POS con Maxtérminos :
X=(A’+D) (B+C+D) (A+B+D’) (B’+C’+D)
SOP con Mintérminos :
X=BD+AD+A’BC’+A’B’CD’
POS:
(7/12)-74LS04-2
(3/3)-74LS10-1
(1/2)-74LS10-1
(1/4)-74LS08-1
5 Pastillas
9 Compuertas libr
15 Entradas Libres
POS:
7-NOT
4-NAND-3Input
2-AND-4Input
1-AND-2Input
SOP:
(2/4)-74LS08-1
(5/6)-74LS04-1
(1/3)-74LS11-1
(3/4)-74LS32-1
(1/2)-74LS10-1
SOP:
2-AND-2Input
5-NOT
1-AND-3Input
3-OR-2Input
1-AND-4Input
5 Pastillas Totales
7 Compuertas libr
17 Entradas libres
Tenemos el mismo número de pastillas pero SOP tiene más Entradas libres
que pueden ser utilizadas.
J. Ángel Pérez M. BUAP (2009-2015)

13. Mapas K para Bloque salida B
Para X:
Para W:
Para Y:
Para Z:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
1
00
0
1
0
0
00
0
1
0
1
00
0
1
1
0
01
1
0
1
1
01
0
1
1
1
01
0
1
1
0
01
1
1
1
0
11
1
0
1
0
11
0
1
1
1
11
0
1
0
0
11
0
0
1
1
10
1
0
0
0
10
1
0
0
0
10
0
1
1
0
10
0
1
1
0
Existen 9 Maxtérminos y 7 mintérminos
POS con Maxtérminos:
Y=(A’’+B’’)(B’’+C’)(A’+B’+C’’+D’’)(A’+B’’+D’)(A’+C’+D’)
SOP con Mintérminos:
Y=A’B+AB’C’D’+BC’D+BCD’
Nuevamente el diseño SOP parece ser el más simple. Hagamos el conteo
para rectificar ó adjudicar.
J. Ángel Pérez M. BUAP (2009-2015)

14. Mapas K para Bloque Salida B
POS con Maxtérminos:
Y=(A+B)(B+C’)(A’+B’+C+D)(A’+B+D’)(A’+C’+D’)
SOP con Mintérminos:
Y=A’B+AB’C’D’+BC’D+BCD’
SOP:
POS:
POS:
(1/4)-74LS08-1
(4/6)-74LS04-1
4-NOT
(6/6)-74LS04-1
(2/3)-74LS10-1
2-NAND-3Input
(2/3)-74LS11-1
(1/2)-74LS20-1
1-NAND-4Input
(2/4)-74LS32-1
(2/4)-74LS32-1
2-OR-2Input
(1/2)-74LS10-1
(1/2)-74LS21-1
1-AND-4Input
5 Pastillas
7 Compuertas libr
17 Entradas Libres
SOP:
1-AND-2Input
6-NOT
2-AND-3Input
2-OR-2Input
1-AND-4Input
5 Pastillas Totales
7 Compuertas libr
17 Entradas libres
Se tiene mismo número de pastilla y el mismo número de entradas
sobrantes, implicando no importa cual diseño usemos.
J. Ángel Pérez M. BUAP (2009-2015)

15. Mapas K para Bloque salida B
Para X:
Para W:
Para Y:
Para Z:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
1
00
0
1
0
0
00
0
1
0
1
00
0
1
1
0
01
1
0
1
1
01
0
1
1
1
01
0
1
1
0
01
1
1
1
0
11
1
0
1
0
11
0
1
1
1
11
0
1
0
0
11
0
0
1
1
10
1
0
0
0
10
1
0
0
0
10
0
1
1
0
10
0
1
1
0
Existen 7 Maxtérminos y 9 mintérminos
POS con Maxtérminos:
Z=(B’’+D’’)(A’’+C’+D’)(A’+B’’+C’’)
SOP con Mintérminos:
Z= AB+BD’+AB’CD+A’C’D
En este caso el POS pareciese una alternativa más simple, pero hasta no ver
los resultado de conteo no sabremos el adecuado.
J. Ángel Pérez M. BUAP (2009-2015)

16. Mapas K para Bloque Salida B
POS con Maxtérminos:
Z=(B+D)(A+C’+D’)(A’+B+C)
SOP con Mintérminos:
Z= AB+BD’+AB’CD+A’C’D
POS:
(3/6)-74LS04-1
(2/3)-74LS10-1
(1/4)-74LS32-1
(1/3)-74LS11-1
4 Pastillas
9 Compuertas libr
18 Entradas Libres
POS:
3-NOT
2-NAND-3Input
1-OR-2Input
1-AND-3Input
SOP:
(4/6)-74LS04-1
(1/3)-74LS11-1
(3/4)-74LS32-1
(1/2)-74LS10-1
(2/4)-74LS08-1
SOP:
4-NOT
1-AND-3Input
3-OR-2Input
1-AND-4Input
2-AND-2Input
5 Pastillas
7 Compuertas libr
18 Entradas libres
Para este evidente caso se recomienda tomar POS debido a que tienen un
menor número de Pastillas y sobran el mismo número de entradas.
J. Ángel Pérez M. BUAP (2009-2015)

17. Diseño de salidas del bloque B:
El objetivo primordial es diseñar un circuito cuyo número de componentes
sea mínimo, los más simplificado posible, recopilación de los diseños más
óptimos, sin embargo la síntesis del proyecto para POS exige experiencia en
su montaje causando confusión para in-experimentados. Por lo que SOP es
la opción más viable y mucho más simple de montar físicamente.
SOP con Mintérminos:
W=AC’+BC’D’+ABD+A’B’D+A’B’C
SOP con Mintérminos :
X=BD+AD+A’BC’+A’B’CD’
SOP con Mintérminos:
Y=A’B+AB’C’D’+BC’D+BCD’
SOP con Mintérminos:
Z= AB+BD’+AB’CD+A’C’D
Para mayor facilidad es recomendable hacer cada bloque de salida
individualmente y montarlos por separado para finalmente puentear las
entradas A B C D.
J. Ángel Pérez M. BUAP (2009-2015)

18. CIRCUITO BLOQUE B:
J. Ángel Pérez M. BUAP (2009-2015)

19. Mapas K para Bloque Salida A
Para b:
Para a:
Para c:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
0
0
0
00
0
0
0
0
00
0
1
1
0
01
1
1
1
1
01
0
0
0
0
01
1
1
0
1
11
1
1
1
1
11
1
1
1
1
11
0
0
0
1
10
0
0
0
0
10
1
1
1
1
10
0
0
0
1
Existen 8 Maxtérminos y 8 mintérminos
POS con Maxtérminos:
a=D’’
SOP con Mintérminos:
a=D
Bastante simple…
J. Ángel Pérez M. BUAP (2009-2015)

20. Mapas K para Bloque Salida A
Para b:
Para a:
Para c:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
0
0
0
00
0
0
0
0
00
0
1
1
0
01
1
1
1
1
01
0
0
0
0
01
1
1
0
1
11
1
1
1
1
11
1
1
1
1
11
0
0
0
1
10
0
0
0
0
10
1
1
1
1
10
0
0
0
1
Existen 8 Maxtérminos y 8 mintérminos
POS con Maxtérminos:
b=C’’
SOP con Mintérminos:
b=C
Una ves más bastante simple…
J. Ángel Pérez M. BUAP (2009-2015)

21. Mapas K para Bloque Salida A
Para b:
Para a:
Para c:
AB
CD
00
01
11
10
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
0
0
0
00
0
0
0
0
00
0
1
1
0
01
1
1
1
1
01
0
0
0
0
01
1
1
0
1
11
1
1
1
1
11
1
1
1
1
11
0
0
0
1
10
0
0
0
0
10
1
1
1
1
10
0
0
0
1
Existen 9 Maxtérminos y 7 mintérminos
POS con Maxtérminos:
c=(A’’+C’)(B’+C’)(A’+B’+D’)(B’’+C’’+D’’)
SOP con Mintérminos:
c=A’C’D+BC’D’+AB’D+AB’C
Un punto importante que considerar es que a todas las ecuaciones
obtenidas con Mapas k, se le puede aplicar algebra Booleana para reducir
más si fuese el caso, sin embargo en este ejemplo el diseño es puramente
con Mapas K.
J. Ángel Pérez M. BUAP (2009-2015)

22. Diseño de salidas del bloque A:
Solo consideraremos el diseño SOP.
SOP con Mintérminos:
a=D
SOP con Mintérminos:
b=C
SOP con Mintérminos:
c=A’C’D+BC’D’+AB’D+AB’C
J. Ángel Pérez M. BUAP (2009-2015)

23. CIRCUITO BLOQUE A:
J. Ángel Pérez M. BUAP (2009-2015)

24. Recomendaciones:
• Utilizar POS solo cuando el existan
Maxtérminos acomodados de tal forma que
sea su reducción sea de pocas entradas:
AB
CD
00
01
11
00
0
1
01
1
11
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
0
0
0
00
1
1
1
1
01
1
1
1
1
01
0
0
0
0
11
1
1
1
1
11
0
0
0
0
10
0
0
0
0
10
1
1
1
1
AB
CD
00
01
11
10
AB
CD
00
01
11
10
0
00
0
1
1
0
00
1
1
1
1
1
1
01
0
1
1
0
01
1
0
0
1
1
1
1
11
0
1
1
0
11
1
0
0
1
1
1
0
10
0
1
1
0
10
1
1
1
1
10
AB
CD
00
01
11
10
1
0
00
0
0
0
0
1
1
1
01
1
1
1
1
1
1
1
1
11
1
1
1
1
10
0
1
1
0
10
0
1
1
0
AB
CD
00
01
11
10
AB
CD
00
01
11
10
00
0
1
1
0
00
0
0
0
01
1
0
0
1
01
1
1
11
1
0
0
1
11
1
10
0
1
1
0
10
0
J. Ángel Pérez M. BUAP (2009-2015)