SlideShare ist ein Scribd-Unternehmen logo
1 von 35
Downloaden Sie, um offline zu lesen
RANGKAIAN PENJUMLAH (ADDER)
DAN PENGURANG (SUBTRACTOR)
QUIS
• Tuliskan hasil dari operasi berikut!
1100111 + 1111001 = ........
MENGINGAT KEMBALI PENJUMLAHAN DAN
PENGURANGAN BINER
1. PENJUMLAHAN
Ada 4 kondisi dalam penjumlahan bilangan biner,yaitu:
0 + 0 = 0
1 + 0 = 1
0 + 1 = 1
1 + 1 = 0 (carry out 1)
Contoh pada bilangan desimal
2 + 7 = 9 (CaryOut = 0)
15 + 8 = 23 (CaryOut = 1)
2. PENGURANGAN
Kondisi yang mungkin muncul pada pengurangan bilangan biner ada
4, yaitu :
0 - 0 = 0
0 - 1 = 1 borrow 1 (jika masih ada angka di sebelah kiri)
1 - 0 = 1
1 - 1 = 0
Contoh pada bilangan desimal
37 - 32 = 5 (borrow 0)
23 - 17 = 6 (3 borrow 1 dari angka 2)
A. RANGKAIAN PENJUMLAH (ADDER)
1. Half Adder
Rangkaian setengah-penambah mempunyai dua masukan dan dua
keluaran. Dua masukan tersebut adalah dua angka 1 –bit A dan B,
sedangkan dua keluaran adalah jumlah S dari A dan B serta bit muatan
(carry bit) yang dinyatakan dengan Co.
Blok Diagram Half Adder
HA
A
B
S
Co
Tabel kebenaran rangkaian half adder :
MASUKAN KELUARAN
A B S Co
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Penambahan digit biner Jumlah Disimpan
XOR AND
Rangkaian Half Adder :
• Sum = (A’ . B) + (A . B’)
• Carry = A. B
2. FULL ADDER
• Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan
biner yang lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan
dengan half adder terletak pada jenis/jumlah masukan. Pada Full adder
terdapat tambahan satu masukan, yaitu Carry_in.
Rangkaian full adder dapat disusun dari dua buah
rangkaian half adder yang di-OR-kan
Tabel kebenaran rangkaian full adder :
Baris
ke-
Masukan Keluaran
A B Ci S Co
0 0 0 0 0 0
1 0 0 1 1 0
2 0 1 0 1 0
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1
Dari tabel kebenaran dapat dituliskan ekspresi logika
untuk sum dan carry sebagai berikut :
Persamaan di atas disederhanakan dengan menggunakan K-
Map:
1. Karnough-Map untuk Sum :
2. Karnough-Map untuk Carry :
• Persamaan logikanya :
B. Penjumlah Jajar ( Paralel )
• Rangkaian penjumlah paralel digunakan untuk
menjumlahkan bilangan-bilangan dengan bit besar ( lebih
dari 1 bit ). Misalkan menjumlahkan dua bilangan A dan B
yang masing-masing A =A1 A0 dan B = B1 B0 .
Penjumlah Paralel 2 dan 3 bit
• Rangkaian penjumlahan paralel 2 bit dapat digantikan
dengan penjumlahan penuh (FA1) yang terminal masukan
(C1) dibuat 0 (rendah).
• Rangkaian penjumlah paralel 3 bit dengan menggunakan
tiga buah penjumlah penuh. Dapat digunakan untuk
menjumlahkan bilangan A = A2A1A0 dan B = B2B1B0.
Diagram Rangkaian Penjumlahan Paralel 2 bit
Menggunakan HA dan FA
Diagram Rangkaian Penjumlahan Paralel 2 bit Menggunakan HA dan FA.
Diagram Rangkaian Penjumlahan Paralel 2 bit
Menggunakan HA dan FA
Diagram Rangkaian Penjumlahan Paralel 2 bit Tanpa HA
Diagram Rangkaian Penjumlahan Paralel 3 bit
Penjumlah Paralel 4 bit
• Rangkaian penjumlahan paralel 4 bit dapat menggunakan
IC seri 7483 atau CMOS 4008. Masukan-masukan pada IC
7483 untuk dua bilangan masing-masing 4 bit yaitu A3
A2A1A0 dan B3B2B1B0 serta simpanan Ci . Sedangkan
keluarannya adalah bit-bit hasil penjumlahan S3S2S1S0 dan
simpanan C0 .
Simbol Penjumlah Paralel 4 bit IC 7483
Penjumlah Paralel 8 Bit
• Rangkaian penjumlahan paralel 8 bit dapat menggunakan 2
buah IC 7483 yang dihubungkan secara kaskade. Dua
bilangan yang dijumlahkan melalui rangkaian penjumlah 8
bit masing-masing yaitu A7 A6 A5 A4 A3 A2 A1 A0 dan
B7B6B5B4B3B2B1 B0.
Simbol Penjumlah Paralel 8 bit menggunakan 2 buah IC 7483
• Cara penjumlahan rangkaian penjumlah paralel 8 bit
dengan dua bilangan masing-masing adalah A7 A6 A5 A4 A3
A2 A1 A0 dan B7B6B5B4B3B2B1 B0.
C. RANGKAIAN PENGURANG (SUBTRACTOR)
1. Half subtractor adalah suatu rangkaian yang dapat digunakan untuk
melakukan operasi pengurangan data-data bilangan biner hingga 1
bit saja. Half substractor mempunyai karakteristik : 2 masukan yaitu
input A dan B serta 2 keluaran yaituDifference (Dif) dan Borrow (B0).
Blok Diagram Half Subtractor.
Tabel kebenaran rangkaian half subtractor :
Input Output
A B D Bo
0 0 0 0
0 1 1 1
1 0 1 0
1 1 1 0
Rangkaian Half Subtractor :
• Difference = (A’ . B) + (A . B’)
• Borrow = A’. B
2. Full Subtractor
• Rangkaian full subtractor digunakan untuk melakukan operasi
pengurangan bilangan biner yang lebih dari 1 bit. Dengan 3 terminal
input yang dimilikinya yaitu A, B, serta terminal Borrow input dan 2
terminal output yaitu Dif dan Borrow out. Secara blok diagram dapat
digambarkan sebagai berikut :
Tabel kebenaran rangkaian full subtractor:
Persamaan di atas disederhanakan dengan
menggunakan K-Map:
1. Karnough-Map untuk Sum :
• Persamaan logikanya :
2. Karnough-Map untuk carry :
• Persamaan logikanya :
Borrow_out = A’. B + B Br-in + A’ Br-in
Rangkaian penjumlah pengurang 8 bit dengan IC 7483 :
A7 B4B5B6B7A4A5A6
1
96215
12
5
1174161083
+5 V
S4S5S6S7
7483
7486
A3 B0B1B2B3A0A1A2
1
96215
12
5
1174161083
+5 V
S0S1S2S3
7483
7486
1413
SUB
SEKIAN DAN TERIMAKASIH 

Weitere ähnliche Inhalte

Was ist angesagt?

gerbang logika dan transistor
gerbang logika dan transistor gerbang logika dan transistor
gerbang logika dan transistor staffpengajar
 
Gerbang logika dasar
Gerbang logika dasarGerbang logika dasar
Gerbang logika dasarYusuf Tiar
 
4 rangkaian ac paralel
4 rangkaian ac paralel4 rangkaian ac paralel
4 rangkaian ac paralelSimon Patabang
 
Edo A.G - Rangkaian Aritmatika
Edo A.G - Rangkaian AritmatikaEdo A.G - Rangkaian Aritmatika
Edo A.G - Rangkaian AritmatikaEdo A.G
 
Bab 6 adder
Bab 6 adderBab 6 adder
Bab 6 adderpersonal
 
Rangkaian Listrik
Rangkaian Listrik Rangkaian Listrik
Rangkaian Listrik lindkw
 
Pertemuan 6 Penyederhanaan RL-Karnaugh Map
Pertemuan 6   Penyederhanaan RL-Karnaugh MapPertemuan 6   Penyederhanaan RL-Karnaugh Map
Pertemuan 6 Penyederhanaan RL-Karnaugh Mapahmad haidaroh
 
RL - Thevenin and Norton Theorems
RL - Thevenin and Norton TheoremsRL - Thevenin and Norton Theorems
RL - Thevenin and Norton TheoremsMuhammad Dany
 
9 sistem 3 phasa beban seimbang
9  sistem  3 phasa beban seimbang9  sistem  3 phasa beban seimbang
9 sistem 3 phasa beban seimbangSimon Patabang
 
sharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasarsharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasarRinanda S
 
RL - Daya Rangkaian Tiga Fasa
RL - Daya Rangkaian Tiga FasaRL - Daya Rangkaian Tiga Fasa
RL - Daya Rangkaian Tiga FasaMuhammad Dany
 
teorema thevenin
teorema theveninteorema thevenin
teorema theveninfaqihahkam
 
7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeter7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeterSimon Patabang
 
HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR Delmaqo Delmaqo
 
sistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlahsistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlahDhiah Febri
 
4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronika4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronikaSimon Patabang
 
Rangkaian logika digital
Rangkaian logika digitalRangkaian logika digital
Rangkaian logika digitalRez Inc
 

Was ist angesagt? (20)

Sd 5
Sd   5Sd   5
Sd 5
 
gerbang logika dan transistor
gerbang logika dan transistor gerbang logika dan transistor
gerbang logika dan transistor
 
Gerbang logika dasar
Gerbang logika dasarGerbang logika dasar
Gerbang logika dasar
 
4 rangkaian ac paralel
4 rangkaian ac paralel4 rangkaian ac paralel
4 rangkaian ac paralel
 
Edo A.G - Rangkaian Aritmatika
Edo A.G - Rangkaian AritmatikaEdo A.G - Rangkaian Aritmatika
Edo A.G - Rangkaian Aritmatika
 
Bab 6 adder
Bab 6 adderBab 6 adder
Bab 6 adder
 
Rangkaian Listrik
Rangkaian Listrik Rangkaian Listrik
Rangkaian Listrik
 
Pertemuan 6 Penyederhanaan RL-Karnaugh Map
Pertemuan 6   Penyederhanaan RL-Karnaugh MapPertemuan 6   Penyederhanaan RL-Karnaugh Map
Pertemuan 6 Penyederhanaan RL-Karnaugh Map
 
Analisis Mesh
Analisis MeshAnalisis Mesh
Analisis Mesh
 
RL - Thevenin and Norton Theorems
RL - Thevenin and Norton TheoremsRL - Thevenin and Norton Theorems
RL - Thevenin and Norton Theorems
 
9 sistem 3 phasa beban seimbang
9  sistem  3 phasa beban seimbang9  sistem  3 phasa beban seimbang
9 sistem 3 phasa beban seimbang
 
sharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasarsharing belajar OP Am elektronika dasar
sharing belajar OP Am elektronika dasar
 
RL - Daya Rangkaian Tiga Fasa
RL - Daya Rangkaian Tiga FasaRL - Daya Rangkaian Tiga Fasa
RL - Daya Rangkaian Tiga Fasa
 
teorema thevenin
teorema theveninteorema thevenin
teorema thevenin
 
7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeter7. instrumen volt meter dan ammeter
7. instrumen volt meter dan ammeter
 
HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR HALF AND FULL SUBTRACTOR
HALF AND FULL SUBTRACTOR
 
sistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlahsistem digital-Rangkaian penjumlah
sistem digital-Rangkaian penjumlah
 
Pertemuan 4 orkom
Pertemuan 4 orkomPertemuan 4 orkom
Pertemuan 4 orkom
 
4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronika4 metoda analisis rangkaian elektronika
4 metoda analisis rangkaian elektronika
 
Rangkaian logika digital
Rangkaian logika digitalRangkaian logika digital
Rangkaian logika digital
 

Ähnlich wie Pert. 9 adder and substractor

Ayu purwati laporan 4
Ayu purwati laporan 4Ayu purwati laporan 4
Ayu purwati laporan 4ayu purwati
 
Modul 4 -_alu
Modul 4 -_aluModul 4 -_alu
Modul 4 -_alumokasih
 
operasi arithematik
operasi arithematik operasi arithematik
operasi arithematik Lela Warni
 
8-Rangkaian-Kombinasional.pdf
8-Rangkaian-Kombinasional.pdf8-Rangkaian-Kombinasional.pdf
8-Rangkaian-Kombinasional.pdfAyuNuril1
 
Presentation1 tgs111
Presentation1 tgs111Presentation1 tgs111
Presentation1 tgs111Sii Frc
 
Gerbang logika-ageng.pptx
Gerbang logika-ageng.pptxGerbang logika-ageng.pptx
Gerbang logika-ageng.pptxssusere916371
 
Topik1_KONSEP DASAR DIGITAL.pdf
Topik1_KONSEP DASAR DIGITAL.pdfTopik1_KONSEP DASAR DIGITAL.pdf
Topik1_KONSEP DASAR DIGITAL.pdf185TsabitSujud
 
Laporan 1 (adder circuit)
Laporan 1 (adder circuit)Laporan 1 (adder circuit)
Laporan 1 (adder circuit)Nasrudin Waulat
 
Bab 7 rankaian kombinasional data transmisi
Bab 7 rankaian kombinasional data transmisiBab 7 rankaian kombinasional data transmisi
Bab 7 rankaian kombinasional data transmisipersonal
 
Perkuliahan ke 5 Organisasi Arsitektur Komputer
Perkuliahan ke 5  Organisasi Arsitektur KomputerPerkuliahan ke 5  Organisasi Arsitektur Komputer
Perkuliahan ke 5 Organisasi Arsitektur KomputerRakhmi Khalida, M.M.S.I
 
Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2Tenia Wahyuningrum
 
Ripte (ranguman ilmu pengetahuan teknik elektro)
Ripte (ranguman ilmu pengetahuan teknik elektro)Ripte (ranguman ilmu pengetahuan teknik elektro)
Ripte (ranguman ilmu pengetahuan teknik elektro)Rizky Putra
 
Pertemuan_7a.ppt
Pertemuan_7a.pptPertemuan_7a.ppt
Pertemuan_7a.pptginamoina
 

Ähnlich wie Pert. 9 adder and substractor (20)

BAB 4.pptx
BAB 4.pptxBAB 4.pptx
BAB 4.pptx
 
Ayu purwati laporan 4
Ayu purwati laporan 4Ayu purwati laporan 4
Ayu purwati laporan 4
 
Modul 4 -_alu
Modul 4 -_aluModul 4 -_alu
Modul 4 -_alu
 
Operasi Aritmatika
Operasi Aritmatika Operasi Aritmatika
Operasi Aritmatika
 
Kisi kisi
Kisi kisiKisi kisi
Kisi kisi
 
operasi arithematik
operasi arithematik operasi arithematik
operasi arithematik
 
8-Rangkaian-Kombinasional.pdf
8-Rangkaian-Kombinasional.pdf8-Rangkaian-Kombinasional.pdf
8-Rangkaian-Kombinasional.pdf
 
Pertemuan 6 orkom
Pertemuan 6 orkomPertemuan 6 orkom
Pertemuan 6 orkom
 
Aritmatika biner
Aritmatika binerAritmatika biner
Aritmatika biner
 
Presentation1 tgs111
Presentation1 tgs111Presentation1 tgs111
Presentation1 tgs111
 
Gerbang logika-ageng.pptx
Gerbang logika-ageng.pptxGerbang logika-ageng.pptx
Gerbang logika-ageng.pptx
 
Topik1_KONSEP DASAR DIGITAL.pdf
Topik1_KONSEP DASAR DIGITAL.pdfTopik1_KONSEP DASAR DIGITAL.pdf
Topik1_KONSEP DASAR DIGITAL.pdf
 
Laporan 1 (adder circuit)
Laporan 1 (adder circuit)Laporan 1 (adder circuit)
Laporan 1 (adder circuit)
 
Bab 7 rankaian kombinasional data transmisi
Bab 7 rankaian kombinasional data transmisiBab 7 rankaian kombinasional data transmisi
Bab 7 rankaian kombinasional data transmisi
 
Perkuliahan ke 5 Organisasi Arsitektur Komputer
Perkuliahan ke 5  Organisasi Arsitektur KomputerPerkuliahan ke 5  Organisasi Arsitektur Komputer
Perkuliahan ke 5 Organisasi Arsitektur Komputer
 
Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2Logika kombinasi dalam kemasan ic 2
Logika kombinasi dalam kemasan ic 2
 
Ripte (ranguman ilmu pengetahuan teknik elektro)
Ripte (ranguman ilmu pengetahuan teknik elektro)Ripte (ranguman ilmu pengetahuan teknik elektro)
Ripte (ranguman ilmu pengetahuan teknik elektro)
 
Pertemuan_7a.ppt
Pertemuan_7a.pptPertemuan_7a.ppt
Pertemuan_7a.ppt
 
XOR Logic gate
XOR Logic gateXOR Logic gate
XOR Logic gate
 
Gerbang logika and or not
Gerbang logika and or notGerbang logika and or not
Gerbang logika and or not
 

Kürzlich hochgeladen

Presentasi METABOLISME PROTEIN & ASAM-AMINO
Presentasi METABOLISME PROTEIN & ASAM-AMINOPresentasi METABOLISME PROTEIN & ASAM-AMINO
Presentasi METABOLISME PROTEIN & ASAM-AMINOssuser1cc42a
 
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...TitinSolikhah2
 
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...rofinaputri
 
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docx
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docxPERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docx
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docxMuhammadSatarKusumaS
 
bagian 2 pengujian hipotesis deskriptif 1 sampel
bagian 2 pengujian hipotesis deskriptif 1 sampelbagian 2 pengujian hipotesis deskriptif 1 sampel
bagian 2 pengujian hipotesis deskriptif 1 sampelbaiqtryz
 
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdf
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdfe-Book Persepsi dan Adopsi-Rachmat Hendayana.pdf
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdfIAARD/Bogor, Indonesia
 
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI ppt
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI pptMATERI IPA KELAS 9 SMP: BIOTEKNOLOGI ppt
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI pptAnggitBetaniaNugraha
 
Dana Setiawan (Paparan terkait Konstruksi Jalan )
Dana Setiawan   (Paparan terkait Konstruksi Jalan )Dana Setiawan   (Paparan terkait Konstruksi Jalan )
Dana Setiawan (Paparan terkait Konstruksi Jalan )RifkiAbrar2
 
Dampak Bioteknologi di Bidang Pertanian.pdf
Dampak Bioteknologi di Bidang Pertanian.pdfDampak Bioteknologi di Bidang Pertanian.pdf
Dampak Bioteknologi di Bidang Pertanian.pdfssuser4743df
 

Kürzlich hochgeladen (9)

Presentasi METABOLISME PROTEIN & ASAM-AMINO
Presentasi METABOLISME PROTEIN & ASAM-AMINOPresentasi METABOLISME PROTEIN & ASAM-AMINO
Presentasi METABOLISME PROTEIN & ASAM-AMINO
 
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...
Lampiran 4 _ Lembar Kerja Rencana Pengembangan Kompetensi DIri_Titin Solikhah...
 
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...
PPT KLONING (Domba Dolly), perkembangan kloning hewan, mekanisme kloning hewa...
 
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docx
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docxPERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docx
PERCOBAAN 3 Dissolved Oxygen-Kimia Lingkungan.docx
 
bagian 2 pengujian hipotesis deskriptif 1 sampel
bagian 2 pengujian hipotesis deskriptif 1 sampelbagian 2 pengujian hipotesis deskriptif 1 sampel
bagian 2 pengujian hipotesis deskriptif 1 sampel
 
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdf
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdfe-Book Persepsi dan Adopsi-Rachmat Hendayana.pdf
e-Book Persepsi dan Adopsi-Rachmat Hendayana.pdf
 
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI ppt
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI pptMATERI IPA KELAS 9 SMP: BIOTEKNOLOGI ppt
MATERI IPA KELAS 9 SMP: BIOTEKNOLOGI ppt
 
Dana Setiawan (Paparan terkait Konstruksi Jalan )
Dana Setiawan   (Paparan terkait Konstruksi Jalan )Dana Setiawan   (Paparan terkait Konstruksi Jalan )
Dana Setiawan (Paparan terkait Konstruksi Jalan )
 
Dampak Bioteknologi di Bidang Pertanian.pdf
Dampak Bioteknologi di Bidang Pertanian.pdfDampak Bioteknologi di Bidang Pertanian.pdf
Dampak Bioteknologi di Bidang Pertanian.pdf
 

Pert. 9 adder and substractor

  • 1. RANGKAIAN PENJUMLAH (ADDER) DAN PENGURANG (SUBTRACTOR)
  • 2. QUIS • Tuliskan hasil dari operasi berikut! 1100111 + 1111001 = ........
  • 3. MENGINGAT KEMBALI PENJUMLAHAN DAN PENGURANGAN BINER 1. PENJUMLAHAN Ada 4 kondisi dalam penjumlahan bilangan biner,yaitu: 0 + 0 = 0 1 + 0 = 1 0 + 1 = 1 1 + 1 = 0 (carry out 1) Contoh pada bilangan desimal 2 + 7 = 9 (CaryOut = 0) 15 + 8 = 23 (CaryOut = 1)
  • 4.
  • 5. 2. PENGURANGAN Kondisi yang mungkin muncul pada pengurangan bilangan biner ada 4, yaitu : 0 - 0 = 0 0 - 1 = 1 borrow 1 (jika masih ada angka di sebelah kiri) 1 - 0 = 1 1 - 1 = 0 Contoh pada bilangan desimal 37 - 32 = 5 (borrow 0) 23 - 17 = 6 (3 borrow 1 dari angka 2)
  • 6.
  • 7. A. RANGKAIAN PENJUMLAH (ADDER) 1. Half Adder Rangkaian setengah-penambah mempunyai dua masukan dan dua keluaran. Dua masukan tersebut adalah dua angka 1 –bit A dan B, sedangkan dua keluaran adalah jumlah S dari A dan B serta bit muatan (carry bit) yang dinyatakan dengan Co. Blok Diagram Half Adder HA A B S Co
  • 8. Tabel kebenaran rangkaian half adder : MASUKAN KELUARAN A B S Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Penambahan digit biner Jumlah Disimpan XOR AND
  • 9. Rangkaian Half Adder : • Sum = (A’ . B) + (A . B’) • Carry = A. B
  • 10. 2. FULL ADDER • Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan biner yang lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan dengan half adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat tambahan satu masukan, yaitu Carry_in.
  • 11. Rangkaian full adder dapat disusun dari dua buah rangkaian half adder yang di-OR-kan
  • 12. Tabel kebenaran rangkaian full adder : Baris ke- Masukan Keluaran A B Ci S Co 0 0 0 0 0 0 1 0 0 1 1 0 2 0 1 0 1 0 3 0 1 1 0 1 4 1 0 0 1 0 5 1 0 1 0 1 6 1 1 0 0 1 7 1 1 1 1 1
  • 13. Dari tabel kebenaran dapat dituliskan ekspresi logika untuk sum dan carry sebagai berikut :
  • 14. Persamaan di atas disederhanakan dengan menggunakan K- Map: 1. Karnough-Map untuk Sum :
  • 15. 2. Karnough-Map untuk Carry : • Persamaan logikanya :
  • 16. B. Penjumlah Jajar ( Paralel ) • Rangkaian penjumlah paralel digunakan untuk menjumlahkan bilangan-bilangan dengan bit besar ( lebih dari 1 bit ). Misalkan menjumlahkan dua bilangan A dan B yang masing-masing A =A1 A0 dan B = B1 B0 .
  • 17. Penjumlah Paralel 2 dan 3 bit • Rangkaian penjumlahan paralel 2 bit dapat digantikan dengan penjumlahan penuh (FA1) yang terminal masukan (C1) dibuat 0 (rendah). • Rangkaian penjumlah paralel 3 bit dengan menggunakan tiga buah penjumlah penuh. Dapat digunakan untuk menjumlahkan bilangan A = A2A1A0 dan B = B2B1B0.
  • 18. Diagram Rangkaian Penjumlahan Paralel 2 bit Menggunakan HA dan FA Diagram Rangkaian Penjumlahan Paralel 2 bit Menggunakan HA dan FA.
  • 19. Diagram Rangkaian Penjumlahan Paralel 2 bit Menggunakan HA dan FA Diagram Rangkaian Penjumlahan Paralel 2 bit Tanpa HA
  • 21. Penjumlah Paralel 4 bit • Rangkaian penjumlahan paralel 4 bit dapat menggunakan IC seri 7483 atau CMOS 4008. Masukan-masukan pada IC 7483 untuk dua bilangan masing-masing 4 bit yaitu A3 A2A1A0 dan B3B2B1B0 serta simpanan Ci . Sedangkan keluarannya adalah bit-bit hasil penjumlahan S3S2S1S0 dan simpanan C0 .
  • 22. Simbol Penjumlah Paralel 4 bit IC 7483
  • 23. Penjumlah Paralel 8 Bit • Rangkaian penjumlahan paralel 8 bit dapat menggunakan 2 buah IC 7483 yang dihubungkan secara kaskade. Dua bilangan yang dijumlahkan melalui rangkaian penjumlah 8 bit masing-masing yaitu A7 A6 A5 A4 A3 A2 A1 A0 dan B7B6B5B4B3B2B1 B0.
  • 24. Simbol Penjumlah Paralel 8 bit menggunakan 2 buah IC 7483
  • 25. • Cara penjumlahan rangkaian penjumlah paralel 8 bit dengan dua bilangan masing-masing adalah A7 A6 A5 A4 A3 A2 A1 A0 dan B7B6B5B4B3B2B1 B0.
  • 26.
  • 27. C. RANGKAIAN PENGURANG (SUBTRACTOR) 1. Half subtractor adalah suatu rangkaian yang dapat digunakan untuk melakukan operasi pengurangan data-data bilangan biner hingga 1 bit saja. Half substractor mempunyai karakteristik : 2 masukan yaitu input A dan B serta 2 keluaran yaituDifference (Dif) dan Borrow (B0). Blok Diagram Half Subtractor.
  • 28. Tabel kebenaran rangkaian half subtractor : Input Output A B D Bo 0 0 0 0 0 1 1 1 1 0 1 0 1 1 1 0
  • 29. Rangkaian Half Subtractor : • Difference = (A’ . B) + (A . B’) • Borrow = A’. B
  • 30. 2. Full Subtractor • Rangkaian full subtractor digunakan untuk melakukan operasi pengurangan bilangan biner yang lebih dari 1 bit. Dengan 3 terminal input yang dimilikinya yaitu A, B, serta terminal Borrow input dan 2 terminal output yaitu Dif dan Borrow out. Secara blok diagram dapat digambarkan sebagai berikut :
  • 31. Tabel kebenaran rangkaian full subtractor:
  • 32. Persamaan di atas disederhanakan dengan menggunakan K-Map: 1. Karnough-Map untuk Sum : • Persamaan logikanya :
  • 33. 2. Karnough-Map untuk carry : • Persamaan logikanya : Borrow_out = A’. B + B Br-in + A’ Br-in
  • 34. Rangkaian penjumlah pengurang 8 bit dengan IC 7483 : A7 B4B5B6B7A4A5A6 1 96215 12 5 1174161083 +5 V S4S5S6S7 7483 7486 A3 B0B1B2B3A0A1A2 1 96215 12 5 1174161083 +5 V S0S1S2S3 7483 7486 1413 SUB