Diese Präsentation wurde erfolgreich gemeldet.
Wir verwenden Ihre LinkedIn Profilangaben und Informationen zu Ihren Aktivitäten, um Anzeigen zu personalisieren und Ihnen relevantere Inhalte anzuzeigen. Sie können Ihre Anzeigeneinstellungen jederzeit ändern.

射頻電子實驗手冊 - [實驗7] 射頻放大器模擬

5.079 Aufrufe

Veröffentlicht am

https://www.facebook.com/eeRhapsody
射頻放大器模擬

Veröffentlicht in: Ingenieurwesen
  • Dating for everyone is here: ❤❤❤ http://bit.ly/39sFWPG ❤❤❤
       Antworten 
    Sind Sie sicher, dass Sie …  Ja  Nein
    Ihre Nachricht erscheint hier
  • Dating direct: ❶❶❶ http://bit.ly/39sFWPG ❶❶❶
       Antworten 
    Sind Sie sicher, dass Sie …  Ja  Nein
    Ihre Nachricht erscheint hier

射頻電子實驗手冊 - [實驗7] 射頻放大器模擬

  1. 1. 電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所電子工程系暨電腦與通訊研究所 射頻電路與系統整合實驗室射頻電路與系統整合實驗室射頻電路與系統整合實驗室射頻電路與系統整合實驗室 射頻放大器模擬射頻放大器模擬射頻放大器模擬射頻放大器模擬 中華民國一零二年中華民國一零二年中華民國一零二年中華民國一零二年五五五五月月月月
  2. 2. 1 實驗實驗實驗實驗七七七七 射頻放大器設計射頻放大器設計射頻放大器設計射頻放大器設計 7.1 實驗目的實驗目的實驗目的實驗目的 本實驗將以德國英飛凌(Infineon)公司所生產的 BFP650 電晶體作為範例,一開始 將教同學如何閱讀 Data Sheet;接著,指導同學使用 ADS 自動化設計工具一次完成 I-V 曲線模擬與偏壓網路設計。完成偏壓網路後需要立刻檢查電晶體穩定性並使電晶體達 到全頻段穩定之後,再引導同學如何在 unilateral 的假設下先進行輸入與輸出各自獨立 的匹配電路設計。之後帶領同學發現實際的電晶體為 bilateral,因此各自獨立設計出來 的匹配結果並不會是最佳的匹配。最後,手冊將指導同學使用最佳化工具來完成「雙 埠同時共軛匹配」,並且使用諧波平衡模擬來得到放大器的輸入與輸出功率特徵曲線。 7.2 從從從從 Data Sheet 先了解先了解先了解先了解 BFP650 電晶體的基本特性電晶體的基本特性電晶體的基本特性電晶體的基本特性 本實驗使用射頻電晶體 BFP650 來進行 RF 放大器設計,請先打開 Data Sheet 從中 稍微了解這顆 NPN BJT 的特性。通常,一顆電晶體的主要特性都會在 Data Sheet 正式 內容開始的第一頁作介紹。如圖 7.1 所示,它告訴我們這顆電晶體以矽鍺製程所製造, 而且具有高線性度、低雜訊的特性,適合拿來當驅動級使用,最高操作頻率可達 4.5 GHz。 在 2.4 GHz 頻率下,當此電晶體偏壓在 70 mA/3V 時可以具有 17.5 dB 的最大可資用增 益(圖中 Gma)、輸出 1 dB 功率壓縮點為 17 dBm(圖中 OP1dB)以及輸出三階交越點為 30 dBm(圖中 OIP3);當偏壓在 30 mA/3V 時具有最低的雜訊指數(NFmin=1 dB)。關於 OP1dB 以及 OIP3 這兩個描述線性度的參數,在本課程不多作介紹,同學若有興趣可選修電波 組更進階的電路設計課程,你將會學習到它們的意義。 圖 7.1 英飛凌 BFP650 NPN BJT 電晶體之特性摘要
  3. 3. 2 現在我們再繼續往下看, 如圖 7.2。Data Sheet 上也建議了此電晶體的典型應用, 你可以看到它很適合在 2.4 GHz 這個頻率下當作發射機的驅動級,而 2.4 GHz 正是我 們無線對講機所使用的頻率。注意最後一行:「Attention: ESD sensitive device…」,這 段話的意思是告訴我們,這顆電晶體並沒有靜電保護電路,因此對於靜電非常敏感。 請同學要用手觸碰、用鑷子夾取、或用烙鐵焊接電晶體時,請先將手、鑷子、烙鐵觸 碰一下附近的金屬物體(例如書桌的金屬外表),將可能的靜電荷導掉。一般而言,台 灣的氣候不太容易發生靜電現象,不過還是要請同學在乾燥的冷氣房乾燥的冷氣房乾燥的冷氣房乾燥的冷氣房一定要注意做此 動作。否則,很可能在你用手拿到電晶體的那一瞬間,它就可能被靜電打壞了。 圖 7.2 BFP650 電晶體的合適應用 接著,我們再看 Data Sheet 中的表 1,如圖 7.3。這張表告訴你這個電晶體各種接 法狀態下能夠承受的電壓或電流的最大額定值,如果你的電晶體給的偏壓超過此額定, 將有極高的機會造成電晶體永久損壞。以 VCEO 參數為例,它告訴你當 base 開路時, 你若在CE間加超過4 V的電壓,電晶體就掛了(可再看手冊中表3的崩潰電壓V(BR)CEO)。 又如 VEBO 參數,它告訴你當 collector 開路時,如果 E 對 B 間電壓高於 1.2 V,電晶體 一樣會被打掛。又如集極電流 IC 若超過 150 mA,電晶體一樣會掛。所以當你在實作 時完成偏壓電路後,若發現直流電流暴衝,而且觀察到的 IC 超過 150 mA,那麼你的 下一步很可能就是要跟助教相見歡了。
  4. 4. 3 圖 7.3 BFP650 的電氣最大額定限制 Data Sheet 中的表 3 與表 4 分別列出了這顆電晶體的直流與交流特性,此電晶體 的 IV curve 與 β 值隨電流的變化顯示於手冊中的 Figure 3 與 Figure 4,以上請同學自行 參考。我們直接來看比較重要的表 10,如圖 7.4 所示。這張表列出了這顆電晶體 VCE 偏壓在 3 V 時而 IC 分別為 30 mA 與 70 mA 的交流特性。 圖 7.4 BPF650 偏壓在 VCE =3 V 而 IC =30 mA/70 mA 下的交流特性 手冊中Figure11擷取如下圖7.5,你可看出此電晶體偏壓在VCE =3 V/IC =70 mA時, 它在不同頻率下的最大穩定增益 Gms 以及最大可資用增益 Gma (在我們的課程投影片中 是以 MSG 跟 MAG 來表示)。從這張圖你可看出在 2.4 GHz 頻率下,電晶體偏壓在此 條件時,且達到最佳匹配的情況下,最高增益大概接近 18 dB。手冊中的 Figure12 與 Figure13 則是在告訴你不同偏壓下,電晶體於不同頻率的最大增益可以到多少。這裡
  5. 5. 4 介紹的幾張特性圖形,其實是要傳達一個很重要的觀念,就是我們可以從 Data Sheet 先了解這顆電晶體的性能極限在哪裡。例如,Data Sheet 中已經告訴我這個電晶體操 作在某偏壓點、某頻率下的最大功率增益為 16 dB,可是你的設計目標如果是 20 dB, 你應該馬上警覺到這是不可能達成的任務;要嘛就換一個偏壓點,不然就使用兩級串 接,再不然就是換另外一種更適合的電晶體型號囉。千萬不可以一拿到電晶體的模型, 就開始呼天搶地跑起模擬來,請同學一定要養成實作前「先閱讀先閱讀先閱讀先閱讀 Data Sheet」的習慣。 圖 7.5 BFP650 偏壓在 VCE =3 V 且 IC =70 mA 時,於不同操作頻率下的最大增益 7.3 偏壓電路設計之偏壓電路設計之偏壓電路設計之偏壓電路設計之實驗步驟實驗步驟實驗步驟實驗步驟 7.3.1 下載並解開 RFamp.zap 大部分製造商都會提供電晶體模型以方便我們用模擬軟體來進行電路設計,例如 英飛凌就提供了 BFP650 的 ADS Design Kit,這個 Design Kit 已安裝於範例專案檔中, 同學解開即可直接使用。如同學有興趣了解如何安裝 Design Kit,可至英飛凌網站下 載 BFP650 的模型檔案,原廠會附有說明檔教你如何安裝,本手冊不再贅述。 以下開始介紹如何使用 ADS 的全自動偏壓工具協助我們完成偏壓電路設計。通常, 「商用」電晶體有它的特定商業應用領域,製造商在 Data Sheet 中給的偏壓條件大部 分都是該電晶體的最佳操作條件,讓設計者可於電路開發直接參考以縮短開發時間。 因此在設計時只要按照 Data Sheet 建議的偏壓做設計即可,但如果我們自己想換偏壓 點也是可以的。
  6. 6. 5 7.3.2 使用自動偏壓設計工具設計偏壓 模擬實驗二已教過大家如何手動使用 ADS 來幫助我們完成偏壓網路設計,於此不 再多做說明。現在,我們改用 ADS 的全自動化偏壓設計工具:Transistor Bias Utility 來幫助我們完成偏壓電路設計。它可以協助我們在跑 I-V curve 的模擬時,同時完成偏 壓電路元件值的計算。 (1) 新增電路圖並命名為 BFP650_Bias.dsn。再由 Library 拉出 BFP650 元件,如圖 7.6。 圖 7.6 由 Library 中拉出 BFP650 元件 (2) 於 Transistor Bias 模板拉出 BJT Bias SmartComponent 與 5 V 電壓源,如圖 7.7。 圖 7.7 將電晶體與 BJT Bias SmartComponent 連接 右鍵
  7. 7. 6 (3) 以下(3)~(7)之步驟請參考圖 7.8,於 DesignGuide 功能選單中選擇 Amplifier,進入 後找到 Tools 底下的 Transistor Bias Utility 執行。 (4) 使用者可以在 Transistor Bias Utility 視窗底下點選 Bias Point Selection 功能,ADS 將自動產生 I-V curve 測試電路並且在 Data Display 中呈現出詳細的 I-V 特性以及 電晶體偏壓在 A 類操作的建議策略與直流消耗功率、輸出功率等等資訊。同學可 以移動 m1 以及 m2 觀察 CEV 與 CI 的變化,藉以選擇偏壓條件。 (5) 之後,回到 Utility 中鍵入偏壓條件。本例依照 datasheet 建議將 CEV 設定為 3 V、而 CI 設定為 70 mA、 CCV 則設定為 5 V,您也可以按照所設計的放大器的需求設計不 同偏壓。完成後按下 Design 後讓 ADS 開始執行偏壓網路設計。 (6) ADS 提供 8 種不同的偏壓網路供選擇。本例選擇第 5 種:集極回授偏壓電路,按 下 OK 後 ADS 將自動計算出偏壓結果與設計完成之電阻值。 (7) 在彈出式視窗中可以看到偏壓結果。回到 Schematic,選取自動偏壓元件後按下 Push into Hierarchy 即可看到最後設計完成之電阻值。本例中 BR 約為 295.13 k 、 集極偏壓電阻 CR 約 597.176 。根據實際集總元件所能提供的值, BR 選用 300 k 而 CR 選用 590 。 (8) 完成偏壓之後的電路如圖 7.9 所示。請重新跑一次 DC 模擬看一下偏壓點是否在預 期的偏壓點 3 V / 70 mACE CV I= = 附近(跑完結果應為 2.995 V / 69.45 mACE CV I= = , 尚屬準確),以及模擬電晶體在此偏壓之下的 S 參數。 (9) 圖 7.9 的偏壓電路中,我們使用到理想的 RF Choke 電感 (或稱 DC feed)以及理想 的 DC Block 電容。現在,請參考圖 7.10,我們將理想的 DC_Feed1 與 DC_Feed2 移除試試看。圖中的 Case (A)是我們剛剛完成的設計結果,請比較 Case (B)、(C)、 (D),哪一種情況跑出來的 S 參數跟 Case (A)幾乎一樣?如果你發現(B)、(C)、(D) 其中一種 Case 跑出來的 S 參數與 Case (A)一樣,請想想看為什麼?這攸關於我們 在進行電路設計時,要如何盡量減少「非必要元件」的使用;至於理想的 DC Block 電容,我們留在後面的匹配電路設計時再談。
  8. 8. 7 圖 7.8 使用輔助工具選擇偏壓網路並找出計算結果 圖 7.9 完成偏壓網路後確認直流電壓與電流並模擬電晶體 S 參數 鍵入預先選擇的偏壓點 利用Bias Point Selection功能 輔助選擇偏壓 8 種不同偏壓設計可選擇 彈出式視窗顯示偏壓結果 按下 Push Into Hierarchy 顯示最 後設計完成之電阻值
  9. 9. 8 圖 7.10 偏壓網路中的 RF Choke 7.4 檢視電晶體穩定性檢視電晶體穩定性檢視電晶體穩定性檢視電晶體穩定性 7.4.1 觀察全頻段μ因子 現在,將 Case (C)的電路另存新檔為 BFP650_stb.dsn,我們來看一下電晶體偏壓 在此條件下的穩定性。由於我們想要看電晶體在一段頻寬範圍內的穩定性,而不是針 對單一點頻率,所以如果每個頻率下都要畫出穩定圓的話,圖形看起來會太過複雜。 所以,為了方便起見,我們就直接使用μ因子這種「數值法」來判斷穩定性吧。請如 圖 7.11,在 Simulation-S_Param 模板中拉出觀察μ因子的元件 MuPrime(輸入端μ因子) 與 Mu(輸出端μ因子),並將模擬頻段設定從 50 MHz 跑到 60 GHz。 從結果我們可以看到,電晶體偏壓在此條件下,大概在頻率 2 GHz 以下與 23 GHz ~ 42 GHz 之間,穩定因子是小於 1 的,代表在這些頻率下電晶體並非絕對穩定,因而
  10. 10. 9 有發生振盪的可能性。這裡我們要傳達一個觀念,即進行放大器設計的第一件事情, 便是要想辦法先讓電晶體能夠達到全頻段穩定想辦法先讓電晶體能夠達到全頻段穩定想辦法先讓電晶體能夠達到全頻段穩定想辦法先讓電晶體能夠達到全頻段穩定。意思是說,假如我的設計目標頻段是 2.4 GHz,除了在 2.4 GHz 電晶體要穩定外,在其他頻率一樣得穩定。否則,電晶體可 能在 2.4 GHz 雖然可以正常操作,可是同時它也可能在其他頻率發生振盪。這種由電 路所產生的振盪訊號將會造成其他的系統性問題,不可不慎。 同時,我們也看到此電晶體在 2.4 GHz 為無條件穩定,而且具有 15 dB 左右的轉 換增益(S21)。下一步,我們要處理 2 GHz 以下、以及 23 GHz ~ 42 GHz 頻段的穩定性。 圖 7.11 檢查電晶體於 60 GHz 以內的穩定性 7.4.2 加入穩定電路讓電晶體達到全頻段穩定 現在我們要加入穩定電路並且將理想的 RF Choke 與 DC Block 換成有限值。請如 圖 7.12 所示,為電晶體加入並聯回授穩定電路、輸入串聯穩定電阻,同時將理想 Choke 換成 18 nH 的電感、理想 Block 換成 27 pF 的有限電容。之後,重新再跑一次模擬, 你會看到μ因子在 60 GHz 以內全部都大於 1 了,而且電晶體的 S21 約為 14.7 dB 左右。 我們只犧牲了一點 S21 的下降,就換到了電晶體全頻段穩定。電晶體的穩定方法是一 門藝術,你可自己嘗試在輸入或輸出端,串、並聯穩定電阻,你會發現電晶體很可能 會犧牲高達 5 dB 以上的 S21 來換取穩定性(用增益下降來換穩定度),並不是那麼容易。
  11. 11. 10 圖 7.12 加入穩定電路使 BFP650 達到全頻段穩定 關於穩定方法,同學只要照著上述來做即可。本課程不再多作介紹,同學若有興 趣可選修電波組更進階的電路設計課程,你將會學習到更完整的穩定性設計方法。 7.5 匹配電路設計匹配電路設計匹配電路設計匹配電路設計 7.5.1 找出電晶體在 2.45 GHz 下的輸入阻抗與輸出阻抗 如圖 7.13 拉出兩個 Zin 元件,我們將利用它們來將電晶體於 2.45 GHz 下的輸入反 射係數 S11 與輸出反射係數 S22 轉成阻抗值。模擬之後,我們可將數據 list 出來以讀出 ( )20.571 34.006 17.053 11.505inZ j= ∠ = + Ω,而 ( )23.165 25.792 20.857 10.079outZ j= ∠ = + Ω。 我們在課堂上以理論說明過,在 unilateral 的情況下(S12=0),電晶體的輸入與輸出匹配 可以各自獨立設計而不會相互影響。雖然實際情況中,電晶體的 S12 並不會等於 0(稱 為 bilateral),但我們還是先假設電晶體是 unilateral,如此我們就只需要先設計出能使 11s S∗ Γ = 的輸入匹配網路以及使 22L S∗ Γ = 的輸出匹配網路即可。 7.5.2 設計輸入與輸出匹配網路 匹配網路的目標在於使 11s S∗ Γ = 與 22L S∗ Γ = ,換成阻抗來說的話,也就是我們想找到 ( )17.053 11.505s inZ Z j∗ = = − Ω 以及 ( )* 20.857 10.079L outZ Z j= = − Ω ;這表示我們要將源端
  12. 12. 11 圖 7.13 找出電晶體在 2.45 GHz 頻率下的輸入阻抗與輸出阻抗 的 50 阻 抗 轉 換 到 ( )17.053 11.505j− Ω , 而 將 負 載 端 的 50 阻 抗 轉 換 到 ( )20.857 10.079j− Ω 。 (1) 現在,請使用模擬實習 6 學習到的阻抗匹配方法,先完成輸入端的匹配電路(輸出 仍然接 50 ),圖 7.14 為其中一種匹配結果;接上輸入匹配電路後模擬新的 S11 可 掉到−43.7 dB 左右,表示現在由輸入匹配網路往右看過去的阻抗蠻接近 50 的, 非常 OK。 圖 7.14 完成輸入端的共軛匹配
  13. 13. 12 (2) 仔細觀察一下圖 7.14 的輸入匹配電路,你有沒有發現匹配電路中存在有一個串聯 電容 C4 呢?所以 C4 這顆電容不單單可以當成匹配電容,也同時可以作為 DC Block 使用,這樣子我們又可以把 C2 那顆 27 pF 的電容給丟掉了,世界真是美好!會有 這個匹配結果,老師當然是故意的。目的在告訴大家,實作時只要下一點小技巧, 我們就可在做阻抗匹配的同時,省掉一顆 DC Block 電容的使用!拿掉 27 pF 的電 容後模擬看看,結果如圖 7.15 所示,S11 跑到−23.5 dB 去了,還算可以接受。 圖 7.15 拿掉多餘的 DC Block (3) 下一步,請使用模擬實習 6 學習到的阻抗匹配方法,完成輸出端的匹配電路(輸入 仍然接 50 ),圖 7.16 為其中一種匹配結果;接上輸出匹配電路後模擬新的 S22 可 掉到−39.6 dB 左右,表示現在由輸出匹配網路往左看過去的阻抗蠻接近 50 的, 非常 OK。你一定發現,匹配網路上也有一顆串聯電容;是的,它可以當 Block 使 用,所以你可以把那顆 27 pF 的 C3 丟掉了。結果如圖 7.17,S22 跑到−24.8 dB 去了, 還算可以接受。 圖 7.16 完成輸出端的共軛匹配
  14. 14. 13 圖 7.17 拿掉多餘的 DC Block 7.5.3 將各自獨立設計的輸入與輸出匹配網路同時接上後的結果 上一小節,我們假設電晶體為 unilateral 而個別獨立設計輸入與輸出匹配網路。但 世界終究不是那麼美好,電晶體並不會真的是 unilateral。現在我們同時將「輸入匹配」 與「輸出匹配」都擺上去再模擬看看,結果 S11 跑到−11 dB 而 S22 跑到−9.5 dB 去了。 很顯然,輸入跟輸出匹配網路由於 S12 不等於 0 的關係,他們將會交互影響,而使得原 本各自獨立進行設計的匹配並非真實的最佳匹配。 圖 7.18 將各自獨立設計的輸入與輸出匹配同時擺上來模擬
  15. 15. 14 7.5.4 雙埠同時共軛匹配 現在,我們要想辦法來將跑掉的匹配給救回來,目標在於使輸入與輸出可以達到 「雙埠同時共軛匹配雙埠同時共軛匹配雙埠同時共軛匹配雙埠同時共軛匹配」,也就是最佳化的匹配。 (1) 請把上一小節電路另存為 BPF650_match_opt.dsn。然後如圖 7.19 所示,於 Optim/Stat/Yield/DOE 模板中拉出最佳化模擬器 Optim 與兩個目標 Goal,一個 Goal 要求在頻率 2.4 GHz ~ 2.5 GHz 這 100 MHz 頻寬中,S11 最大不能超過−20 dB;另 一個 Goal 則要求 S22 最大不能超過−20 dB。Optim 模擬器參數如圖 7.19 照填即可。 圖 7.19 最佳化模擬器與最佳化目標的設定 (2) 如圖 7.20 點選匹配元件,進入 Optimization 選單後將最佳化狀態設為 Enable,並將 匹配電感 L2 與 L3 的感值範圍設定在 1 nH ~ 5.6 nH 之間,而匹配電容 C4 與 C5 的 容值則設定在 0.2 pF ~ 6.8 pF 之間。設定完成後,並可以執行模擬。 圖 7.20 設定要最佳化的元件值範圍
  16. 16. 15 (3) 模擬結果如圖 7.21,最佳化後 S11 來到−26.8 dB 而 S22 來到−29.2 dB,在 2.4 GHz ~ 2..5 GHz 之間都能低於−20 dB,結果還不錯(最佳化完後可再改用 tuning 功能微調匹配 結果,有興趣瞭解者請洽助教)。你可 list 出最佳化的匹配電感與電容值,分別是 1.641 pF、2.065 pF、3.021 nH、5.17 nH,剛好都蠻接近實際能拿到的感值與容值。 圖 7.21 秀出最佳化後的元件值以及 S11、S22 (4) 如圖 7.22,將匹配電感與電容改成實際上可取得的值 1.6 pF、2 pF、3 nH 與 5.1 nH, 將 Optim 功能與 Goal 都關掉,重新模擬後 S11 為−25.7 dB 而 S22 為−29.5 dB,S21 也 有15.8 dB 那麼高呢!拉一個 Smith Chart,把 S11 跟 S22 擺上去看看。結果如圖 7.23, 它們在 2.45 GHz 的時候,都蠻接近 Smith Chart 的中心,也就是阻抗很接近 50 。 (5) 請試試看將 S11 與 S22 的 Goal 改成最大不超過−30 dB,看看能不能最佳化成功。若 不成功,可以放寬感值與容值的範圍再試試。 圖 7.22 將最佳化元件值用實際可取得的元件值取代後再模擬一次
  17. 17. 16 圖 7.23 在史密斯圖上觀察雙埠同時共軛匹配的結果,輸入與輸出是否都靠近 50 7.6 模擬輸入與輸出功率的關係模擬輸入與輸出功率的關係模擬輸入與輸出功率的關係模擬輸入與輸出功率的關係 7.6.1 諧波平衡模擬 這裡,我們將使用 ADS 的諧波平衡模擬器來模擬這個放大器的功率放大特性。關 於諧波平衡模擬的原理又是另一個故事了,本課程同樣不多做說明,請同學跟著手冊 操作就對了。現在,請將前面完成雙埠同時共軛匹配的電路另存為 BFP650_hb.dsn, 然後完成如圖 7.24 的模擬電路。這個模擬電路的意思是說,我要用訊號源(P_1Tone) 送入一個頻率為 2.45 GHz 的弦波給放大器,看放大後的輸出功率為多少(Pout_dBm 那 道式子就是在計算輸出 Vout 的功率)。為了看不同輸入功率下,放大器的輸出功率, 我們設定變數 RF_pwr 來掃描輸入的功率值(注意,本模擬不要放 DC 模擬器)。 圖 7.24 諧波平衡模擬及設定 freq (1.000GHz to 4.000GHz) S(1,1) m4 S(2,2) m5 m4 freq= S(1,1)=0.052 / -23.580 impedance = Z0 * (1.099 - j0.046) 2.450GHz m5 freq= S(2,2)=0.034 / 151.164 impedance = Z0 * (0.942 + j0.031) 2.450GHz
  18. 18. 17 7.6.2 諧波平衡模擬結果 模擬結果如圖 7.25,圖的 x 軸代表輸入功率而 y 軸代表經過放大器放大後的輸出 功率,這也稱放大器的 Pin 對 Pout 關係圖。要計算增益的話,可用 maker m1 所讀出的 y 值(m1, 輸出功率)扣掉 x 值(indep(m1), 輸入功率),就可以得到功率增益了。此放大 器的線性增益大概是 15.8 dB,跟圖 7.22 模擬的結果一樣。這張圖也可看出要讓放大 器維持線性放大操作,能接受的最大輸入功率約 3.2 dBm,此時最大線性輸出功率約 18. 5 dBm (約 70 mW,有沒有覺得哪裡有問題呢?)。若輸入功率超過 3.2 dBm,放大器 已經有很明顯的飽和現象,輸出功率就很難再提升,而且也會發生嚴重的訊號失真。 圖 7.25 放大器的 Pin-Pout 關係模擬結果 7.7 總結總結總結總結 本手冊用短短 17 頁介紹了基本 RF 放大器的設計方法(雙埠同時共軛匹配設計,也 稱為最大轉換增益設計法),但同學應該不難發現,手冊中仍然有許多東西是有所保留 而不做解釋的,在那背後還有許多知識與技術等著同學們去學習。除了雙埠同時共軛 匹配設計外,我們在下一個實驗將學到的最低雜訊指數設計就不是雙埠同時共軛匹配 了;此外,還有另一種最大輸出功率設計方法,那也不是雙埠同時共軛匹配的設計。 我們上課也學過傳輸線會帶來電感或電容(或兼具)的效應,因此同學於實作時可 以在 layout 完後將佈局中的微帶線段代入模擬軟體進行確認模擬(你會發現考慮布局 後的結果可能跑掉很多,有興趣瞭解作法者請洽助教)。此外,實際電感、電容元件的 不理想性都會使 RF 電路設計在實作的困難度比起基頻電路要高上許多。最後要提醒 同學,實作時一定要先確認直流偏壓是否正確再繼續下一步;因為直流一但錯誤,小 訊號參數(S 參數)就已經不是如你預期了,這樣子模擬中的匹配做的再好也是枉然。
  19. 19. 18 附錄附錄附錄附錄 1. 使用使用使用使用 SKY65028-70LF 電晶體進行設計電晶體進行設計電晶體進行設計電晶體進行設計 本實驗的 RF 放大器,您可以用另一顆由美國 SKYWORKS 公司所生產的電晶體 SKY65028-70LF 來進行實作。官方並沒有該電晶體的 ADS 模型可以使用,但提供了 SKY65028 在電源供應電壓為 5 V 時的雙埠散射參數.s2p 檔案(頻率範圍從 200 MHz 到 3 GHz),同學只要有.s2p 檔,即可省略電晶體偏壓網路的模擬設計(但實作時仍要製作但實作時仍要製作但實作時仍要製作但實作時仍要製作 偏壓電路偏壓電路偏壓電路偏壓電路),直接從手冊的「7.4 檢視電晶體穩定性」開始做起。 SKY65028-70LF 是應用導向的產品,因此原廠的 Data Sheet 通常只會提供一些關 鍵特性參數的數據,而不會像一般的電晶體 Data Sheet 有非常多的量測資料給使用者 參考。不過這類型的電晶體,原廠經常都會提供參考設計(reference design),設計者只 要按照 reference design 便可以快速地完成放大器實作,以縮短產品上市的時間。 同學應打開 SKY65028 的 Data Sheet 稍微了解該電晶體的特性後再進行模擬。該 電晶體的 reference design 如下圖 7.26,它的供應電源可以為 5 V 或 3.3 V,該電晶體操 作時的最大電流不應超過 160 mA;電晶體操作時的功率消耗可能超過 1 W,因此電晶 體主體可能會非常燙,請同學實作時要小心。另外 Data Sheet 也載明,此電晶體對於 靜電非常敏感,所以請同學要接觸電晶體時要非常小心。依照 reference design 的電路 提,電晶體應用在不同頻段時的各個元件值表則顯示於圖 7.27。 圖 7.26 SKY65028 電晶體的放大器 reference design 電路圖
  20. 20. 19 圖 7.27 SKY65028 電晶體的放大器 reference design 電路元件值表 另外請同學注意,由於圖 7.27 的元件值表乃是以 SKYWORKS 的評估電路板的 layout(圖 7.28)所提供建議值;因此,如果你的 layout 與原廠的評估電路板不同的話, 那麼上表提供的匹配元件值(M1~M6)則不一定能直接運用,原因在於你 layout 的各線 長或特徵阻抗與評估板不同,那麼匹配元件M1~M6的值當然就會與原廠建議值不同。 一般而言射頻電路在布局時,都會盡量讓被動元件的位置安排得越緊密越好,主要是 為了縮短元件與元件之間的連接線長,以降低傳輸線帶來的寄生效應。 圖 7.28 SKY65028 電晶體的放大器 reference design 評估電路板
  21. 21. 20 圖 7.29 SKY65028 電晶體的放大器的測試步驟 最後,請同學在實測時注意 Data Sheet 中的測試程序步驟,如圖 7.29,這是一般 高功率放大器的測試步驟: 1. 首先將電源供應器 VCC 調整至 5 V(注意輸出仍在 off 狀態,此步驟只是調整調整調整調整 電壓值),然後進行限流設定。 2. 將射頻訊號源接至放大器輸入,並將輸入功率設定至少低於−15 dBm。注意, 此時訊號源的輸出仍在 off 狀態。 3. 將放大器輸出接至頻譜(也就是掛上負載的意思)。 4. 將電源打開。 5. 將 RF 訊號源打開。 6. 進行量測的操作。 簡單來說,要啟用一個高功率放大器時,一定要先確保輸出掛上負載、輸入也掛 上訊號源(但先不能 ON)後,才能送入電源;送入電源之後,才能接著將訊號源打開。 如果不是遵照這種程序,電晶體很可能會因沒有負載而被自己的高功率反射給打壞。 在結束量測時,關閉高功率放大器的步驟剛好相反:先關閉 RF 訊號源、再關閉供應 電源、卸除輸入訊號源,最後再卸除輸出端。請同學務必遵照此步驟請同學務必遵照此步驟請同學務必遵照此步驟請同學務必遵照此步驟,,,,否則你很可能否則你很可能否則你很可能否則你很可能 會會會會因為電晶體經常燒毀而因為電晶體經常燒毀而因為電晶體經常燒毀而因為電晶體經常燒毀而陷入無限重做的地獄陷入無限重做的地獄陷入無限重做的地獄陷入無限重做的地獄。。。。
  22. 22. 21 2. 使用使用使用使用.s2p 檔檔檔檔進行模擬進行模擬進行模擬進行模擬 建立一個新電路圖,然後如圖 7.30 在 Data Item 模板中拉出一個 s2p 元件,並且 將其指向至: /RFamp_prj/data/SKY65028_S_Parameter_(5V).s2p,然後按下 OK 後完 成 s2p 元件的設定。接著便可如圖 7.31,跑出該電晶體的散射參數。注意,在模擬時在模擬時在模擬時在模擬時 你不需要做任何的偏壓網路設計,此方法已是使用全然的「小訊號」參數(S 參數已經 是電晶體在某偏壓下量到的結果),你已經可以開始做穩定性模擬與匹配了。惟請同學 在實作時在實作時在實作時在實作時,仍然要記得設計偏壓(參考圖 7.26)與 DC Block 的使用。 圖 7.30 使用 Data Item 的 s2p 元件即可將雙埠網路散射參數匯入 圖 7.31 SKY65028 的散射參數(200 MHz ~ 3 GHz)

×