Este documento describe una práctica de laboratorio sobre muestreo y retención de señales analógicas. El objetivo es implementar un circuito muestreador y uno retenedor para verificar estos procesos de discretización de señales. Se detallan los componentes electrónicos requeridos, los pasos a seguir para armar y probar ambos circuitos, y se pide presentar un análisis de los resultados obtenidos, incluyendo gráficas y conclusiones sobre los rangos de frecuencia en los que cada circuito funciona correctamente.

1. PRÁCTICA No. 1
CONTROL DIGITAL
MUESTREADORES Y RETENEDORES
COMPETENCIA:
Implementar un dispositivo de muestreo y un dispositivo de retención para comprobar estos
procesos empleados en la discretización de señales analógicas.
MARCO TEORICO PREVIO:
Investigar teoría referente a los procesos de muestreo y retención debidamente citada en
formato APA (Máximo 1 cuartilla).
MATERIAL Y EQUIPO:
1 C.I.LM555
1 C.I.LM741
1 C.I.CD4016 (CMOS) SwitchBidireccional.
1 C.I.CD4069 (CMOS) InversorLógico.
5 Resistenciasde ½W (2 de 100 Ω, 1 de 270 Ω, 1 de 1 kΩ, 1 de 2.2 kΩ).
1 Potenciómetrode 50 k Ω.
5 Capacitores(1de 2.2 nF, 1 de 1 nF,1 de 0.1 μF, 2 de 100 F a 25 V).
1 Fuente Doble.
1 Generadorde funciones.
1 Osciloscopio.
DESARROLLO:
1. Arme el circuito de la Figura No. 1 y pruébelo por partes, verificando el correcto
funcionamiento de cada una de ellas.
2. Mida el rango de frecuenciasmínimoymáximode laseñal de salidadel generadorde pulsos
variando el potenciómetro P1.
fmax = _______________ fmin = ______________
¿Qué rango de frecuencias se pueden muestrear para Ve(t)? ___________________________
3. Compruebe yanaliceel procesodemuestreoparadiferentesseñalesde entrada,comenzando
con una señal de tipo senoidal Ve(t) de 1 KHz. y una amplitud 10 Vpp.
4. Varíe la frecuenciade la señal senoidal aun valoren el rango de 30KHz a 50KHz y observe el
comportamientosimultáneode lasseñalesde entrada Ve(t)yde salidaVe*(t),ajuste elvalorde
frecuencia para obtener un proceso de muestreo equivalente.
¿En qué frecuenciasse presenta el fenómeno de aliasing? ______________________________
5. Grafique las señales para cada punto y anote los rangos de funcionamiento de cada una de
las etapas, es muy importante llegar a una conclusión práctica de por qué con este tipo de
circuito no se pueden llegar a muestrear señales de cualquier frecuencia y amplitud.
6. Retire la resistencia R5 de 270  (0.27 KΩ) que está conectada a la terminal 2 del switch
analógico,yaque afectael comportamientodel circuitoretenedorque se adicionaráala salida
del muestreador.

2. 7. Añadael circuitode la FiguraNo. 2 a la salidadel circuitode la FiguraNo. 1, el cual realizará
la función de retención, que representa el segundo proceso que se debe aplicar a las señales
analógicas para transformarlas a en señales digitales.
8. Dibuje laseñalde entradaVe(t),lasalidadel muestreadorVe*(t)ylasalidadel retenedorVs(t)
para el rango de frecuencias que se muestrean y retienen en forma apropiada.
CIRCUITOS UTILIZADOS:
Figura No. 1 Circuito muestreador
Figura No. 2 Circuito retenedor
OBSERVACIONES Y CONCLUSIONES:
Presente un análisis detallado de cada uno de los pasos realizados en la práctica incluyendo
valores de frecuencias de muestreo, frecuencias de la señal análoga, tipo de retenedor usado,
fenómeno dealiasing.Indiquetambien queseñalesfueron bien muetreadasy cuálesno.Presente
datos cuantitativos para obtener conclusiones más contundentes.
REFERENCIAS:
Incluir las referenciasquefueron citadasen el FundamentoTeórico en formato APA.