Dokumen tersebut menjelaskan struktur dan operasi fisik dari MOSFET jenis enhancement. MOSFET bekerja sebagai saklar atau penguat tergantung pada daerah kerjanya, yaitu daerah cutoff, trioda atau jenuh. Karakteristik arus drain tergantung pada tegangan gate dan drain, serta parameter proses seperti mobilitas muatan dan kapasitansi oksida.

4. Gambar 4. Karakteristik i D – v DS dari MOSFET MOSFET bekerja seperti resistansi linier yang dikendalikan oleh v GS. Untuk v GS ≤ V t , resistansinya tidak terhingga, dan harganya menurun jika v GS melebihi V t . Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya v GS melebihi V t meningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET ‘enchancement-type’. Arus yang meninggalkan source ( i s ) sama dengan arus yang memasuki drain ( i D ), jadi arus gate i G = 0

6. Gambar 6. Hubungan i D dengan v DS pada transistor NMOS jenis enhancement yang beroperasi dengan v GS > V t v DSsat = v GS - V t

7. Gambar 7. Kenaikan v DS penyebabkan kanal menyempit

9. Hubungan i D - v DS Gambar 8. Penurunan karakterisitk i D – v DS pada transistor NMOS

10. Walaupun dievaluasi pada titik tertentu, arus i harus konstan pada semua titik di sepanjang kanal. i harus sama dengan arus dari source ke drain dan berlawan arah dengan arus dari drain ke source (i D ) Harga arus pada ujung daerah trioda atau permulaan daerah jenuh dapat diperoleh dengan menggantikan v DS =v GS – V t µ n C ox disebut parameter transkonduktansi proses. Dituliskan sebagai k n ’ dan mempunyai dimensi A/V 2 k n ’ = µ n C ox

11. Jadi arus drain sebanding dengan perbandingan lebar kanal dan panjang kanal, yang disebut ‘ aspect ratio ’ dari MOSFET MOSFET kanal-p MOSFET kanal- p jenis ’ enchancement ’ (PMOS), dibuat pada substrate jenis n dengan daerah p + pada drain dan source. Cara kerjanya sama dengan NMOS hanya saja v GS , v DS dan V t negatif.

12. Complementary MOS atau CMOS Gambar 9. Rangkaian terintegrasi CMOS Pada teknologi CMOS, transistor NMOS diimplementasiikan langsung pada substrate jenis p , sedangkan transistor PMOS dibuat pada n-well . Kedua divais diisolasi satu dengan lainnya dengan oksida yang tebal sebagai insulator.

14. Gambar 11(b) Karakteristik i D – v DS untuk divais dengan k n ’ (W/L) = 1.0mA/v 2 Gambar 11(a) MOSFET kanal n jenis enhancement

16. Jika v DS cukup kecil, v DS 2 dapat diabaikan. r DS adalah resistansi linier yang dikendalikan oleh v GS . Jika v GS = V GS , maka V OV : gate-to-source overdrive volltage

17. Batas antara daerah trioda dan daerah jenuh: v DS = v GS – V t Arus i D pada keadaan jenuh Pada keadaan jenuh: arus i D tidak tergantung dari tegangan drain, v DS arus i D ditentukan oleh tegangan gate, v GS MOSFET menjadi sebuah sumber arus ideal yang harganya dikendalikan oleh v GS Catatan: ini adalah model rangkaian ekivalen sinyal besar Pada batas antara daerah trioda dan daerah jenuh: MOSFET bekerja di daerah jenuh jika: v GS ≥ V t (induced channel) v GD ≤ V t (pinched-off channel) v DS ≥ v GS – V t (pinched-off channel) Jadi MOSFET kanal –n jenis ‘ enhancement ’ bekerja pada daerah jenuh jika v GS lebih besar dari V t dan tegangan drain tidak lebih kecil dari tegangan gate melebihi V t volt

18. Gambar 12. karakteristik i D - v GS transistor NMOS jenis enhancement pada keadaan jenuh (V t = 1 V dan k n ’(W/L) = 1,0 mA/v 2

19. Gambar 13. Rangkaian ekivalen model sinyal besar dari NMOS pada daerah jenuh

20. Gambar 14. Level relatif tegangan terminal transistor NMOS yang beroperasi pada daerah trioda dan daerah jenuh.

21. Resistansi keluaran pada keadaan jenuh Gambar 15. Kenaikan v DS melebihi v DSsat yang menyebabkan titik ‘pinch-off’ sedikit menjauh dari drain v DS naik melebihi v DSsat , titik ‘pinched-off’ dari kanal bergeser menjauhi drain menuju source, sehingga ada daerah ‘depletion’ antara drain dan ujung kanal. Akibatnya panjang kanal akan berkurang. Keadaan ini disebut ‘channel-length modulation’ Karena i D berbanding terbalik dengan panjang kanal, maka i D naik dengan naiknya v DS . Untuk menghitung ketergantungan i D pada v DS pada keadaan jenuh, ganti L dengan (L – Δ L)

22. Diasumsikan ( Δ L/L) << 1 Jika Δ L sebanding dengan v DS : Δ L = λ ’v DS λ ’ parameter teknologi proses dengan dimensi µm/V

23. Gambar 15. Efek v DS pada i D pada daerah jenuh Ektrapolasi garis lurus pada kurva karakteristik i D – v DS akan memotong sumbu v DS pada titik v DS = - 1/ λ ≡ -V A . v A = 1/ λ Untuk suatu proses tertentu, V A sebanding dengan panjang kanal L. V A = V A ’L V A ’ = 5 – 50 V/µm

24. Gambar 17. Model rangkaian sinyal besar dari MOSFET kanal -n pada keadaan jenuh dengan adanya resistansi r o Catatan: divais dengan kanal yang lebih pendek lebih terpengaruh dengan efek ‘channel-length modulation’.

25. ‘ Channel-length modulation’ menyebabkan adanya resistansi keluaran (tidak ∞), r o Dimana I D adalah arus drain tanpa memperhitungkan ‘channel-length modulation’ Resistansi keluaran berbanding terbalik dengan arus bias dc, I D

28. Agar transistor PMOS bekerja, tegangan gate harus dibuat lebih rendah dari tegangan source sedikitnya sebesar |V t |. Untuk bekerja di daerah trioda, tegangan drain harus lebih besar dari tegangan gate minimal sebesar |V t |, jika tidak, PMOS bekerja di daerah jenuh. Gambar 19. Level relatif tegangan terminal transistor PMOS yang beroperasi pada daerah trioda dan daerah jenuh.

30. Efek dari V SB pada kanal dinyatakan dengan perubahan V t V t0 = tegangan ambang untuk V SB = 0 φ f = parameter fisik; biasanya 2 φ f = 0,6 V γ = parameter proses pembuatan q = 1,6 x 10 -19 C N A = konsentrasi doping ε S = permitivitas silikon = 11,7 ε 0 = 11,7 x 8,854 x 10 -12

35. Model rangkaian ekivalen sinyal besar dimana Tegangan ambang:

36. Parameter proses: Konstanta: ε 0 = 8,854 x 10 -12 F/m ε OX = 3,9 ε 0 = 3,45 x 10 -11 F/m ε S = 11,7 ε 0 = 1,04 x 10 -10 F/m q = 1,602 x 10 -19 C

40. Untuk bekerja di daerah jenuh: Untuk MOSFET di daerah trioda dengan v DS sangat kecil:

42. Jawab: V D = 0, 5 V > V G -> NMOS bekerja pada daerah jenuh. V GS – V t = V OV ; I D = 0,4 mA = 400 μ A; μ n C OX = 100 μ A/V 2 dan W/L = 32/1 V OV = 0,5V V GS = V t + V OV = 0,7 + 0,5 = 1,2 V V G = 0 -> V S = - 1,2 V Untuk mendapatkan V D = +0,5 V:

43. Rancang rangkaian seperti gambar 21 untuk mendapatkan arus I D = 80 μ A. Cari harga R dan tegangan DC V D . Transistor NMOS mempunyai V t = 0,6 V, μ n C OX = 200 μ A/V 2 , L = 0,8 μ m dan W = 4 μ . (asumsikan λ =0) Gambar 21. Contoh soal

44. Jawab: V DG = 0 ->V D = V G dan FET bekerja di daerah jenuh

45. Rancanglah rangkaian pada gambar 22 agar tegangan drain = 0,1V. Berapakah resistansi antara drain dan source pada titik kerja ini ? V t = 1 V dan k n ’(W/L) = 1 mA/V 2 . Gambar 22. Contoh soal

46. Jawab: V D = V G – 4,9 V dan V t = 1 V -> MOSFET bekerja di daerah trioda. Jadi arus I D :

47. Analisa rangkaian pada gamabr 23(a) untuk menentukan tegangan di semua node dan arus di semua cabang. Diketahui V t = 1 V dan k n ’(W/L) = 1 mA/V 2 . (asumsikan λ = 0) Gambar 23. Rangkaian contoh soal

48. Gambar 23 (b) Rangkaian dengan analisis terinci Jawab: Karena arus gate = 0, tegangan gate:

49. V G > 0 -> transistor NMOS bekerja. Asumsikan transistor bekerja di daerah jenuh. V G = 5 V V S = I D x R S = I D (mA) x 6 k Ω = 6 I D V GS = V G – V S = 5 – 6 I D Karena V D > V G – V t , transistor bekerja di daerah jenuh

50. Rancang rangkaian seperti pada gambar 24 sehingga transistor bekerja di daerah jenuh dengan I D = 0,5 mA dan V D = +3 V. Transistor PMOS jenis ‘enchancement’ mempunyai V t = -1 V dan k p ’(W/L) = 1 mA/V 2 . Asumsikan λ = 0. Berapa harga terbesar R O agar tetap bekerja di daerah jenuh? Gambar 24 Contoh soal

51. I D = 0,5 mA dan k p ’W/L = 1 mA/V 2 maka: V OV = -1 V (untuk PMOS V t negatif) V GS = V t + V OV = - 1 – 1 = - 2 V V S =+5 V -> V G = +3 V V G = +3 V dapat diperoleh dengan memilih harga R G1 dan R G2 . Salah satu kemungkinan R G1 = 2 M Ω dan R G2 = 3 M Ω Bekerja pada mode jenuh: V D harus lebih besar dari V G sebanyak |V t | V Dmax = 3 + 1 = 4 V R D = 4/0,5 = 8 k Ω Jawab: MOSFET bekerja di daerah jenuh:

52. Gambar 25. Rangkaian contoh soal

53. Transistor NMOS dan PMOS mempunyai kesesuaian dengan k n ’(W/L) = k p ’(W/L) = 1 mA/V 2 , V tn = -V tp = 1 V. Asumsikan λ = 0 untuk kedua transistor. Carilah arus drain i DN dan i DP dan v O untuk v I = 0 V, +2,5V dan -2,5V Jawab: Gambar (b) menunjukkan bila v I = 0V. Kedua transistor ‘ matched ’ dan bekerja pada |V GS | = 2,5V -> v O = 0V Jadi Q N dan Q P bekerja dengan |V GD | = 0 V -> bekerja pada daerah jenuh. I DN = I DP = ½ x 1 x (2,5 – 1) 2 = 1,125 mA Gambar (c) menunjukkan bila v I = 2,5V. Transistor Q P mempunyai V GS = 0 V -> ‘cutoff’ -> v O negatif -> V GD > V t -> bekerja pada daerah trioda. I DN = k n ’ (W n /L n )(V GS – V t )V DS = 1[(2,5 – (-2,5) – 1][v O – (-2,5)] I DN (mA) = (0 – v O )/10 (k Ω ) I DN = 0,244 mA ; v O = -2,44 V V DS = -2,44 – (-2,5) = 0,06 V Gambar (d) menunjukkan bila v I = -2,5 V. Kasus ini kebalikan dari kasus gambar (c). Transistor Q N akan ‘cutoff’ -> I DN = 0. Q P bekerja pada daerah trioda dengan I DP = 2,44 mA dan v O =+2,44 V

56. Gambar 26(c) Karakteristik transfer penguat pada titik kerja Q

60. Faktor penguatan: Cara memilih titik kerja. V DSQ harus lebih kecil dari V DD dan lebih besar dari V OB sehingga dapat mengakomodasi harga simpangan maksimum dan simpangan minimum dari tegangan keluaran. Jika V DSQ terlalu dekat dengan V DD , harga simpangan maksimum sinyal keluaran akan ‘terpotong’ (clipped off). Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘ headroom ’. Jika V DSQ terlalu dekat dengan batas trioda, harga simpangan minimum sinyal keluaran akan terdistorsi. Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘ legroom ’.

61. Gambar 27. Dua garis beban dan titik kerjanya. Titik Q 1 terlalu dekat dengan V DD , dan titik Q 2 terlalu dekat dengan batas daerah trioda.

63. Jadi penguatan tegangan sebanding dengan harga R D , parameter transkonduktansi k n ’ = μ n C OX , ‘aspect ratio’ dari transistor W/L , dan tegangan ‘overdrive’ pada titik bias V OV = V IQ – V t Pada titik Q: v I = V IQ dan v O = V OQ, V IQ – V t = V OV , jadi Pada titik ujung daerah jenuh: V OB =V IB – V t Daerah trioda, segmen BC v I ≥ V t dan v O ≤ v I - V t

64. Untuk v O yang kecil, MOSFET bekerja sebagai resistansi r DS (yang harganya ditentukan oleh v I ). Biasanya r DS << R D , jadi

67. Penguatan tegangan pada titik kerja ini: A V = - 18 x 1 x (1,816 – 1) = -14,7 V/V Dipasangkan sinyal masukan gelombang segitiga, v i = 150 mV (peak-to-peak) yang ditumpangkan pada tegangan bias dc V GSQ = 1,816 V seperti pada gambar di bawah ini Gambar 28. Contoh soal

68. V GS terletak antara 1,741 V dan 1,891 V. Arus I D pada : v GS = 1,741 -> i D = ½ x 1 x (1,741 – 1) 2 = 0,275 V v GS = 1,816 -> i D = ½ x 1 x (1,816 – 1)2 = 0,333 V v GS = 1,891 -> i D = ½ x 1 x (1,891 – 1)2 = 0,397 V Catatan: perbedaan pada arah negatif = (0,333 – 0,275) = 0,058 mA dan perbedaan pada arah positif = (0,397 – 0,333) = 0,064 mA. Perbedaan ini tidak sama karena kurva i D – v GS tidak linier sempurna. Tegangan keluaran pada: v GS = 1,741 -> i D = 0,275 V -> v O = 10 – 0,275 x 18 = 5,05 V v GS = 1,891 -> i D = 0,397 V -> v O = 10 – 0,397 x 18 = 2,85 V Jadi perbedaan pada arah positif = 1,05 V, sedangkan perbedaan pada arah negatif = 1,15 V yang diakibatkan karena ketidaklinieran karakteristik transfer. Distorsi non linier v O dapat dikurangi dengan mengurangi amplitudo sinyal masukan. Catatan: pilihlah titik kerja di tengah-tengah daerah jenuh, agar terjamin transistor tetap bekerja di daerah jenuh dan distorsi non linier bisa diminimalkan.

69. Gambar 28 (b). Contoh soal

71. Gambar 29. Penggunaan fixed bias pada jenis divais yang sama.

72. Bias dengan menetapkan V GS dan menghubungkan sebuah resistansi pada source Gambar 30. Pemberian tegangan bias tetap, V G dan sebuah resistor pada source. (a). Rangkaian dasar (b). Pengurangan perubahan pada I D

73. Gambar 30(a) menunjukkan salah satu cara pemberian bias untuk MOSFET diskrit yaitu dengan memberikan tegangan dc pada gate, V G , dan sebuah resistansi pada source. V G = V GS + R S I D Jika V G >> V GS , I D ditentukan oleh V G dan R S . Jika V G tidak terlalu besar dibandingkan V GS , resistor R S memberikan umpan balik negatif.yang berperan untuk menstabilkan harga I D . Pada persamaan di atas: V G konstan -> jika I D naik -> V GS harus turun -> I D akan turun. Jadi R S bekerja untuk menjaga kestabilan I D . R S disebut degeneration resistance.

74. Contoh implementasi teknik ini: Gambar 30(c) Implementasi praktis dengan menggunakan satu catu daya (d) Penggunakan kapasitor coupling, C C antara sumber sinyal ke gate (e) Implementasi praktis dengan dua catu daya

75. Rangkaian pada gambar 30(c) mendapatkan tegangan V G dari sebuah catu daya V DD melalui sebuah pembagian tegangan ( R G1 dan R G2 ) Karena i G = 0, R G1 dan R G2 dapat dipilih besar sekali (orde M Ω ), sehingga MOSFET nampak mempunyai resistansi masukan yang besar. Jadi sumber sinyal dapat terhubung ke gate melalui kapasitor penghubung ( coupling capacitor ), seperti terlihat pada gambar 30(d). Kapasitor C C1 mem-blok dc sehingga memungkinkan untuk menghubungkan sinyal vsig ke masukan penguat tanpa mengganggu titik bias dc dari MOSFET. Harga C C1 dipilih cukup besar sehingga dapat dianggap sebagai hubung singkat untuk semua frekuensi sinyal yang diinginkan. R D dipilih sebesar mungkin untuk memperoleh penguatan yang besar tetapi cukup kecil untuk memungkinkan simpangan sinyal pada drain dengan menjaga MOSFET tetap dalam keadaan jenuh.

76. Rangkaian pada gambar 30(e) adalah contoh pemakaian dua catu daya untuk memberikan bias pada MOSFET. Rangkaian ini adalah implementasi dari persamaan di atas dengan menggantikan V G dengan V ss . R G membuat ‘ground’ dc pada gate dan memberikan resistansi masukan yang tinggi yang dapat dihubungkan ke sumber sinyal yang akan terhubung ke gate melalui sebuah kapasitor penghubung.

82. Gambar 33(b) Implementasi sumber arus konstan dengan ‘current mirror’. Intinya adalah transistor Q 1 yang drain-nya dihubungkan ke gate-nya sehingga bekerja pada daerah jenuh. Dengan asumsi λ = 0

83. Arus drain Q 1 dicatu oleh V DD melalui resistor R . Arus melalui dianggap sebagai arus rujukann, I REF . Dengan harga parameter dari Q 1 dan I REF yang diinginkan, kedua persamaan di atas dapat digunakan untuk menghitung harga R. Pada transistor Q 2 , harga V GS sama dengan V GS pada Q 1 , Asumsikan bekerja pada daerah jenuh, arus drain yang sama dengan arus rujukan akan: Jadi perbandingan antara arus I dan arus rujukan sebanding dengan ‘aspect ratio’ dari Q 1 dan Q 2 . Rangkaian ini dikenal dengan ‘ current mirror ’

84. Cara kerja dan model sinyal kecil Gambar 34. Konsep rangkaian yang digunakan untuk mempelajari cara kerja MOSFET sebagai penguat sinyal kecil

87. Gambar 35. Cara kerja sinyal kecil dari penguat MOSFET jenis enhancement g m adalah koefisien arah dari karakteristik i D – v GS pada titik bias atau titik kerja.

88. Penguatan tegangan Komponen sinyal dari tegangan drain Pengutan tegangan: Tanda negatif menunjukkan bahwa v d berbeda fasa 180 ° dengan v gs

89. Gambar 36. Tegangan total v GS dan v D untuk rangkaian pada gambar 34 Agar MOSFET selalu bekerja di daerah jenuh: Harga minimum dari v D harus lebih kecil dari v G , minimum sebesar V t Harga maksimum dari v D harus lebih kecil dari V DD

93. V A = 1 / λ Model rangkaian yang lebih akurat terlihat pada gambar 34(b). Catatan: g m dan r o tergantung pada titik bias dc dari MOSFET

95. Contoh soal: Gambar 39 Contoh soal rangkaian penguat Gambar 39(a) menunjukkan sebuah penguat MOSFET CS yang mempunyai bias umpan balik drain ke gate. Sinyal input, v i dihubungkan ke gate melalui kapasitor yang besar. Sinyal keluaran pada drain dihubungkan ke beban R L melalui sebuah kapasitor besar lainnya. Transistor mempunyai V t = 1,5 V, k n ’(W/L) = 0,25 mA/V 2 dan V A = 50 V. Hitunglah penguatan tegangan sinyal kecil, resistansi masukan dan sinyal masukan maksimum. Anggap kapasitor penghubung cukup besar sehingga akan menjadi hubung singkat untuk frekuensi sinyal yang diinginkan

97. v o ≈ - g m v gs (R D //R L //r o ) v gs = v i A v = v o /v i = - g m (R D //R L //r o ) = - 0,725(10//10//47) = -3,3 V/V Gambar 39(b) Model rangkaian pengganti

99. Model Rangkaian Ekivalen T Gambar 39 Model rangkaian pengganti T untuk MOSFET

101. Gambar 40(a): jika ada r o di antara drain dan source. Gambar 40(b): model T alternatif dimana sumber arus yang dikendalikan tegangan (VCCS) diganti dengan sumber arus yang dikendalikan arus (CCCS)

102. Pemodelan ‘Body effect’ Pada MOSFET body effect terjadi bila substrate tidak dihubungkan dengan source. Untuk kanal n ,substrate akan dihubungkan dengan ground, sedangkan source tidak terhubung dengan ground, sehingga ada tegangan v bs antara substrate dan source. Pada kondisi ini substrate beperan seperti gate kedua atau backgate untuk MOSFET. Jadi sinyal v bs akan menambah sebuah komponen pada arus drain, g mb v bs . g mb disebut transkonduktansi body. i D tergantung dari V t dan V t tergantung dari V BS . g mb = χ g m Harga χ biasanya antara 0,1 – 0, 3

103. Gambar 41(b) adalah model sinyal kecil NMOS yang dipakai jika substrate tidak dihubungkan dengan source. Untuk PMOS, modelnya sama seperti di atas, hanya yang dipakai |V GS |, |V t |, |V OV |, |V A |, |V SB |, | γ |, | λ | dan menggantikan k n ’ dengan k p ’.

105. Model rangkaian pengganti sinyal kecil tanpa body effect (| V SB | = 0) Model rangkaian pengganti sinyal kecil tanpa body effect (| V SB | ≠ 0)

111. B C

112. Persamaan:

114. Jika R L = 10 k Ω dihubungkan dengan keluaran penguat:

116. Dari rangkaian pengganti A: Dari rangkaian pengganti A:

119. Gambar 43(b). Rangkaian ekivalen penguat untuk analisis sinyal kecil Penguat ini bersifat unilateral. Oleh karena itu R in tidak tergantung dari R L , jadi R in = R i . Dan R out tidak tergantung dari R sig , jadi R out = R o . Analisis:

120. Penguatan menyeluruh dari sumber sinyal sampai beban: Untuk menentukan resistansi keluaran penguat, v sig di-set = 0. Jadi v sig dihubung singkat. r o >> R D -> pengaruh r o dalam penguatan tegangan sedikit berkurang dan adanya penurunan pada R out

121. Gambar 43(c) Model sinyal kecil MOSFET yang diterapkan langsung pada rangkaian yang memakai simbol MOSFET.

123. Gambar 44(b): Transistor diganti dengan rangkaian pengganti model T Untuk rangkaian yang mempunyai resistansi yang terhubung source, rangkaian pengganti yang digunakan adalah rangkaian pengganti model T, karena resistansi source akan tampak seri dengan. 1 /g m R in = R i = R G

125. R S mengurangi penguatan tegangan dengan faktor (1+ g m R D ) -> ‘source degeneration resistance’ Penguatan dari gate ke drain adalah perbandingan antara resistansi total pada drain, ( R D //R L ), dengan resistansi total pada source [(1/ g m ) + R S ]

126. Penguat Common-Gate Gambar 45 (a) Rangkaian penguat ‘common gate’

128. Gambar 45(b) Rangkaian ekivalen sinyal kecil untuk rangkaian pada gambar 45(a) Karena rangkaian adalah unilateral: R in tidak tergantung dari R L dan R in = R i . Karena g m pada orde 1 mA/V, resistansi masukan dari penguat CG relatif rendah (pada orde 1 k Ω ) dan jauh lebih rendah dibandingkan dengan resistansi masukan pada penguat CS. Selanjutnya kehilangan sinyal yang cukup besar terjadi pada ‘coupling’ sinyal ke masukan penguat CG, karena

129. Untuk menjaga agar kehilangan kekuatan sinyal tetap kecil, resistansi sinyal, R sig harus kecil.

131. R sig >> 1/ g m , jadi Gambar 45(c). Penguat common gate dicatu dengan sinyal masukan

134. Karena R L terhubung seri dengan terminal source, maka rangkaian pengganti model T yang digunakan, seperti yang terlihat pada gambar 46(b) Gambar 46(b) Rangkaian pengganti sinyal kecil

135. Biasanya r o >> 1/ g m , sehingga penguatan tegangan hubung terbuka dari gate ke source, A vo , hampir sama dengan satu (unity). Jadi tegangan pada source mengikuti tegangan pada gate. Oleh karena itu rangkaian ini juga disebut ‘source follower’. Pada rangkaian diskrit, r o >>R L , jadi:

136. Penguatan tegangan menyeluruh: G v mendekati satu untuk R G >>R sig , r o >> 1/ g m dan r o >>R L Gambar 46(c) analisis rangkaian yang dilakukan langsung pada rangkaian source follower

137. Gambar 46(d) Rangkaian untuk menentukan resistansi keluaran R out

139. Ringkasan dan Perbandingan Karakteristik Penguat DIskrit MOS Satu Tingkat Common Source

140. Common Source dengan Resistansi Source r o diabaikan:

141. Common Gate r o diabaikan:

142. Common-Drain atau Source Follower

144. CMOS Digital Logic Inverter Gambar 47 Inverter CMOS Inverter CMOS terdiri dari 2 jenis MOSFET enchancement yang ‘matched’, Q N dari jenis – n dan Q P dari jenis –p . Body dari masing-masing transistor dihubungkan ke masing-masing source sehingga tidak ada ‘body-effect’

146. Gambar 48 menunjukkan keadaan ketika v i = V DD , terlihat kurva karakteristik untuk Q N dengan v GSN = V DD ( i D = i dan v DSN = v O .) Pada kurva karakteristik Q N ditumpangkan kurva beban, yaitu kurva i D – v SD dari Q P untuk kasus v SGP = 0 V. Karena v SGP < | V t |, kurva beban merupakan garis lurus horizontal dengan level arus hampir nol. Titik kerja adalah perpotongan antara kedua kurva. Terlihat bahwa tegangan keluaran hampir nol ( < 10 mV) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μ W) Catatan: walaupun Q N bekerja dengan arus hampir nol dan tegangan drain-source juga nol, titik kerja berada pada segmen yang tajam pada kurva karakteristik i D – v DS . Sehingga Q N menyediakan jalur beresistansi rendah antara terminal keluaran dan ground. Besarnya resistansi tersebut adalah Gambar 48(c) menunjukkan rangkaian ekivalen dari inverter jika masukan tinggi. v O ≡ V OL = 0 V dan disipasi daya = 0

148. Gambar 49 menunjukkan keadaan ketika v i = 0 V. Karakteristik i D – v DS nya hampir merupakan garis lurus horizontal dengan level arus hampir nol. Kurva beban adalah karakteristik i D – v SD dari divais kanal –p dengan v SGP = V DD . Terlihat pada gambar, pada itik kerja tegangan keluaran hampir sama dengan V DD ( 10 mV lebih rendah dari V DD ) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μ W) Di sini Q P menyediakan jalur beresistansi rendah antara terminal keluaran dan catu dc V DD . Besarnya resistansi tersebut adalah Gambar 49(c) menunjukkan rangkaian ekivalen dari inverter jika masukan rendah. v O ≡ V OH = V DD dan disipasi daya = 0 Q N disebut juga ‘ pull down ’ divais karena dapat menarik arus beban yang relatif besar, sehingga menarik tegangan keluaran turun menuju nol Q P disebut juga ‘ pull up ’ divais karena dapat memberikan arus beban yang relatif besar, sehingga menarik tegangan keluaran naik menuju V DD

149. Kesimpulan: 1.Tegangan keluaran adalah 0 dan V DD , jadi simpangan sinyal maksimum -> noise margin yang lebar. 2. Disipasi daya statik untuk kedua keadaan sama dengan nol 3. Ada jalur antara terminal keluaran dengan ground (pada keadaan keluaran rendah) dan dengan V DD (pada keadaan keluaran tinggi). Jalur beresistansi rendah ini menjamin bahwa tegangan keluaran 0 V dan V DD tidak tergantung harga perbandingan W / L atau parameter divais lainnya. Resistansi keluaran yang rendah membuat inverter kurang sensitif terhadap efek derau dan gangguan lainnya. 4. Divais pull-up dan pull-down memberikan inverter kemampuan ‘driving’ yang tinggi pada kedua keadaan. 5. Resistansi masukan inverter adalah tidak terhingga ( i G = 0). Jadi inverter dapat men-drive sejumlah inverter sejenis tanpa berkurangnya level sinyal, tetapi akan mempengaruhi kecepatan waktu perubahan (switching time).

150. The Voltage Transfer Characteristic Untuk Q N Untuk Q P Inverter CMOS biasanya dirancang untuk mempunyai V tn = | V tp | = V t dan k n ’ (W/L) n = k p ’ (W/L) p .

151. Catatan: μ p = 0,3 – 0,5 μ n , jadi untuk membuat k’(W/L) kedua divais sama, maka lebar divais kanal –p dibuat dua atau tiga kali lebar divais kanal –n. Dengan k’(W/L) kedua divais sama maka inverter akan mempunyai karakteristik transfer yang simetris dan kemampuan current-driving yang sama untuk kedua arah (pull-up dan pull-down) Dengan Q N dan Q P ‘matched’, inverter CMOS mempunyai VTC seperti pada gambar 50. Seperti yang terlihat, kurva VTC mempunyai 5 segmen yang berhubungan dengan kombinasi mode operasi yang berbeda.dari Q N dan Q P . Segmen BC: Q N dan Q P bekerja pada daerah jenuh. Karena resistansi keluaran pada keadaan jenuh yang terbatas diabaikan, maka inverter mempunyai penguatan tidak terhingga pada segmen ini. Dari sifat simetris, segmen vertikal terjadi pada v I = V DD /2 dan batas-batasnya adalah v O (B) = V DD /2 + V t dan v O (C) = V DD /2 - V t

152. Gambar 50. Voltage Transfer Characteristic dari Inverter CMOS

153. Selain V OL dan V OH , ada dua titik lagi pada kurva yang menentukan ‘noise margin’ dari inverter, yaitu, V IL dan V IH . Kedua titik ini didefinisikan sebagai titik di mana penguatan sama dengan satu. Untuk menentukan V IH : Q N pada daerah trioda dan Q P pada daerah jenuh. V IL dapat ditentukan dengan cara yang sama, sehingga diperoleh persamaan simetris:

154. Noise margin dapat ditentukan sebagai berikut: Jadi, VTC yang simetris menghasilkan noise margin yang sama. Jika Q N dan Q P tidak matched, VTC tidak akan simetris dan noise margin tidak akan sama.

156. (c) Trayektori dari titik kerja bila input menuju level tinggi dan kapasitor dikosongkan (discharge) melalui Q N (d) Rangkaian ekivalen selama kapasitor dikosongkan. Pada gambar 51(a) kapasitor C merupakan jumlah kapasitor dalam Q N dan Q P , kapasitor kawat interkoneksi antara keluaran inverter dan masukan dari gerbang logika lainnya dan kapasitor masukan total dari beban ini. Asumsikan inverter mempunyai masukan pulsa ideal (waktu naik dan turun sama dengan nol) dan inverter simetris.

157. Gambar 51(c) menunjukkan trayektori titik kerja pada saat pulsa masukan naik dari V OL = 0 V ke V OH = V DD pada waktu t = 0. Pada saat t = 0-, tegangan keluaran sama dengan V DD dan kapasitor terisi (charged) sampai tegangan V DD . Pada t = 0, v I naik menuju V DD -> Q P ‘off’. Dari sini rangkaian ekivalen seperti pada gambar 50(d) dengan harga awal v O = V DD . Jadi titik kerja pada t = 0+ adalah titik E, dimana Q N pada keadaan jenuh dan mengalirkan arus yang besar. Ketika C dikosongkan, arus pada Q N tetap konstan sampai v O = V DD – V t (titik F). Sebutkan bagian selang pengosongan ini t PHL1 : Setelah titik F, Q N bekerja pada daerah trioda sehingga arus sama dengan

158. Bagian selang pengosongan ini dapat dinyatakan sebagai: Ganti i DN dengan persamaan sebelumnya dan susun kembali persamaan diferensial, diperoleh: Untuk mendapatkan komponen waktu tunda t PHL pada saat v O menurun dari ( V DD – V t ) ke titik 50%, v O = V DD /2, intregrasikan kedua sisi persamaan. Sebutlah komponen waktu tunda ini t PHL2 . Gunakan

159. Jadi: Jumlahkan kedua komponen t PHL , maka diperoleh: Biasanya V t ≈ 0,2 V DD . maka Dengan cara yang sama akan diperoleh t PLH : Waktu tunda propagasi sama dengan harga rata-rata dari t PHL dan t PLH

161. Pada saat inverter CMOS berpindah posisi, arus mengalir melalui hubungan seri Q N dan Q P . Gambar 52 menunjukkan arus sebagai fungsi dari tegangan v I . Arus mencapai puncaknya pada tegangan ambang perpindahan (switching threshold), V th = v I = v O = V DD /2. Arus ini menyebabkan disipasi daya dinamik dalam inverter CMOS. Tetapi, komponen yang lebih penting dari disipasi daya dinamik adalah dari arus yang mengalir pada Q N dan Q P pada saat inverter diberi beban sebuah kapasitor C . Perhatikan gambar 51(a): Pada t = 0-, v O = V DD dan energi yang tersimpan pada kapasitor adalah ½ V DD 2 . Pada t = 0, v I naik menuju V DD , Q P ‘off’ dan Q N ‘on’. Transistor Q N mengosongkan kapasitor, dan pada akhir selang pengosongan, tegangan kapasitor akan berkurang menuju nol. Jadi selama selang pengosongan, energi ½V DD 2 hilang dari kapasitor C dan didisipasikan pada transistor Q N . Pada setengah perioda lainnya ketika v I turun menuju nol. Transistor Q N ‘off’ dan Q P ‘on’ dan mengisi kapasitor. Arus yang dicatu oleh Q P pada C adalah i yang datang dari catu daya V DD . Jadi energi yang diambil dari catu daya selama perioda pengisian:

162. Q = muatan yang disuplai ke kapasitor. Q = CV DD Jadi energi yang diambil dari catu daya sama dengan CV DD 2 . Pada akhir selang pengisian, tegangan kapasitor akan menjadi V DD , jadi energi yang tersimpan pada kapasitor menjadi ½ CV DD 2 Selama selang pengisian, setengah energi yang diambil dari catu daya, ½ CV DD 2 , didisipasikan pada Q P . Dari penjelasan di atas terlihat pada setiap perioda ½ CV DD 2 , didisipasikan pada Q N dan ½ CV DD 2 didisipasikan pada Q P . Jika inverter berpindah kondisi dengan kecepatan f siklus per detik, maka disipasi daya dinamik: Frekuensi kerja berkaitan dengan waktu tunda propagasi. Makin rendah waktu tunda propagasi, makin tinggi frekuensi kerja rangkaian dan makin tinggi disipasi daya pada rangkaian. Salah satu nilai yang mengukur kualitas rangkaian adalah delay-power product ( DP )

163. DP = P D t p [joule] DP biasanya konstan untuk rangkaian digital dengan teknologi tertentu dan dapat dipakai untuk membandingkan teknologi yang berbeda. Makin kecil harga DP makin efektif teknologi yang digunakan. DP adalah energi yang didisipasikan pada satu siklus kerja. Jadi untuk CMOS dimana hampir semua disipasi daya adalah dinamik, DP = CV DD 2 .

165. Arus perpindahan dan daya disipasi Noise margin Untuk divais yang ‘matched’, yaitu Waktu tunda propagasi Untuk V t ≈ 0,2 V DD

166. MOSFET Jenis ‘Depletion’ Gambar 53(a):Lambang MOSFET jenis ‘depletion’ Gambar 53(b) Lambang MOSFET jenis ‘depletion’ dengan substrate terhubung ke source

168. MOSFET jenis ‘depletion’ dapat bekerja dalam mode ‘enchancement’ dengan memasangkan tegangan v GS positif dan dalam mode ‘depletion’ dengan memasangkan v GS negatif. Karakteristik i D – v DS nya mirip dengan karakteristik i D – v DS hanya kanal –n jenis ‘depletion’ mempunyai V t negatif. Gambar 54(a) Transistor dengan polaritas arus dan tegangan seperti yang tertera

169. Gambar 54(b) karakteristik i D – v DS

171. Gambar 54(c) menunjukkan karakteristik i D – v DS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’. Karakteristik arus – tegangan dari MOSFET jenis ‘depletion’ sama seperti karakteristik MOSFET jenis ‘enchancement’, hanya untuk MOSFET kanal –n jenis ‘depletion’ V t negatif. Dan harga I D mencapai jenuh pada v GS = 0 MOSFET jenis ‘depletion’ dapat dibuat pada chip yang sama seperti divais jenis ‘enchancement’. Transistor PMOS jenis ‘depletion’ mempunyai cara kerja seperti NMOS hanya saja semua tegangannya mempunyai polaritas yang berlawanan dengan tegangan pada NMOS. Dan pada divais kanal –p arus mengalir dari source ke drain.

172. Gambar 55 Level tegangan relatif pada terminal transistor NMOS jenis depletion

173. Gambar 56. Sketsa karakteristik i D – v DS untuk transistor MOSFET jenis depletion dan enhancement