electrónica digital

Asignatura: Electrónica Digital II
Horario: Lunes (19:00 - 21:00) y Miércoles (18:00 –
21:00)
Contacto: sack_gi@yahoo.com.mx
M. en C. Juan Carlos González Islas. Pachuca Hgo., 20 de enero de 2014
Universidad Autónoma del
Estado de Hidalgo
Instituto de Ciencias básicas e Ingeniería
Ing. en Electrónica y telecomunicaciones.
Objetivo de la asignatura: Brindar los procedimientos de análisis
y diseño de sistemas digitales basados en redes secuenciales

2
Temario
1 Introducción
1. Modelo general de un circuito secuencial.
2. Diagramas y tablas de estados.
3. Diagrama de tiempos
4. Maquinas de Moore y de Mealy.
2 Unidades básicas de memoria.
1. Latch
Latch SR
Latch SR con compuertas
Latch D
2. Flip-Flop
Flip-flop SR
Flip-Flop JK
Flip-Flop D
Flip-Flop T
3. Contadores
Ascendente
Descendente
4. Registros de corrimiento
Elaboró: M. en C. Juan Carlos González

3
Temario
3. Diseño de redes secuenciales.
1. Metodología de diseño
2. Ejemplos de diseño
3. Criterios para la asignación de estados
4. Métodos para la reducción de tablas
4. Diseño de redes secuenciales con circuitos MSI.
1. Registros de corrimiento con CI.
2. Contadores con CI.
3. Diseño de redes secuenciales usando contadores.
4. Transferencia entre registros.
5. Dispositivos Lógicos Programables.
1. Tecnologías existentes.
2. Simulación y programación de dispositivos (FPGA, GAL, PAL,
VHDL)
3. Simulación y aplicación de dispositivos.

4
Bibliografía
Bibliografía:
Nelson, Nagle, Lewis & Carroll, (2003). Análisis y diseño de circuitos lógicos
digitales. Ed. Prentice Hall.
Roth, (2003), Fundamentals of logic design. Ed. Prentice Hall
Morris Mano, (1992) Diseño de circuitos digitales. Ed. Prentice Hall
Shiva, S. G. (1998), Introducción al diseño Lógico, circuitos digitales. Ed. Trillas.
Biblioteca
Digital:
Brewster, Hilary D. (2009). Digital Electronics. Ed. Global Media
Balch Mark, (2003). Complete Digital Design : A Comprehensive Guide to Digital
Electronics and Computer System Architecture. Ed Mc Graw Hill
Singh, A.K. Tiwari, Manish Prakash, Arun , (2008). Digital Principles and
Switching Theory. Ed New Age international
bett, Harry Boysen, Earl , (2008). All New Electronics Self Teaching Guide. Ed
Wiley

5
Bibliografía
Parcial 1,2 y 3 (70%)
Examen 30% Examen escrito
Tareas y ejercicios 10% Tareas y ejercicios propuestos
Prácticas 25% Prácticas de laboratorio y Prácticas de
simulación
Reporte de Prácticas 15% Reporte electrónico de prácticas
Exposiciones 10%
Exposiciones relacionadas a la
asignatura
Subjetivo 10%
Responsabilidad, Conducta, Trabajo en
Equipo, Asistencia.
Global (30%)
Examen 50% Examen global escrito
Proyecto final 50%
Proyecto de investigación aplicada o básica de la
asignatura, con la realización de un reporte
escrito y presentación oral y electrónica del
mismo.

6
Introducción
Una señal provee de manera cuantitativa, información
acerca de la naturaleza o comportamiento de algún
fenómeno.
El dominio de la señal
es un subconjunto T del
eje de los reales y se
llama “eje de la señal”.
La señal puede tomar
valores en cualquier
conjunto A, a este
conjunto se le llama
“rango de la señal”.

7
Ejemplos
Señales biológicas
Ingeniería de protocolos
Sistema: Conjunto de
elementos interactuantes
Introducción

10
Si la señal toma cualquier valor en
cualquier instante de tiempo, es
decir, si es una función continua en
el tiempo y continua en amplitud
se dice que la seña es continua o
analógica.
Si la señal es discreta tanto
en el dominio del tiempo
como en amplitud se dice
que la señal es digital.
Introducción

Si la señal esta definido
únicamente en instantes enteros
de tiempo , pero puede tomar
cualquier valor real o complejo, se
dice que la señal es discreta.
11
Si la señal es continua en el tiempo y
discreta en amplitud, la señal esta
definida para todo tiempo t, pero
únicamente toma ciertos valores de
amplitud prefijados señal discreta en
amplitud .
Introducción

12
El término ANALÓGICO se refiere a todo aquel proceso entrada/salida cuyos
valores son continuos.
El término DIGITAL de involucra valores de entrada/salida discretos. En el caso
de las sistemas digitales, esos valores son el CERO (0) o el UNO (1) o Bits (BInary
DigiTs).
Introducción

13
Ventajas de la comunicación digital
1) Inmunidad al ruido
2) Almacenamiento y procesamiento
3) Regeneración de señales
4) Sistemas más sencillos de medir y evaluar.
5) Detección y corrección de errores más eficiente que en sistemas
analógicos
6) Los equipos que procesan digitalmente consumen menos potencia y
son más pequeños, y muchas veces son más económicos.
Introducción

14Juan Carlos González Islas
Algunas de las DESVENTAJAS de la transmisión digital son las siguientes:
1) La transmisión de las señales analógicas codificadas de manera digital
requieren de más ancho de banda para transmitir que la señal
analógica.
2) Las señales analógicas deben convertirse en códigos digitales, antes
que su transmisión y convertirse nuevamente a analógicas en el
receptor.
3) La transmisión digital requiere de sincronización precisa, de tiempo,
entre los relojes del transmisor y receptor.
4) Los sistemas de transmisión digital son incompatibles con las
instalaciones analógicas existentes.
Introducción

Conversión analógica–digital
Las señales en tiempo discreto aparecen cuando se muestrea una señal
analógica. Y el proceso de conversión consta de tres etapas: muestreo,
cuantización, codificación.
Introducción

Muestreo
Introducción

17
Muestreo
El muestreo digital convierte el voltaje en números (0s y 1s).
Razón de muestreo
La frecuencia de muestreo de una señal en un segundo es conocida como razón
de muestreo medida en Hertz (Hz). 1 Hz = 1/seg La razón de muestreo
determina el rango de frecuencias [ANCHODE BANDA] de un sistema.
Por ejemplo en audio digital se usan las siguientes razones de muestreo:
24,000 = 24 kHz - 24,000 muestras por segundo. Una muestra cada 1/24,000 de
segundo.
48,000 = 48 kHz - 48,000 muestras por segundo. Una muestra cada 1/48,000 de
segundo.
La calidad de un disco compacto [CD] equivale un muestreo de 44.1 KHz a 16
bits, éste es el éstándar. Si decimos que los archivos MP3 tienen calidad de CD,
es que están muestreados a 44.1 KHz a 16 bits.
Introducción

Cuantización: Es el proceso de convertir valores con tinuos [e.g voltajes] en
series de valores discretos.
Codificacion: Es la representación numérica de la cuantización utilizando
códigos ya establecidos y estándares. El código más utilizado es el código
binario,
En general:
2(n)= Niveles o estados
de cuantización
Donde n es el número
de bits.
Introducción

Introducción

21
Tipos de sensores
Autor: Mtro. Juan Carlos González Islas
Digital
Analógico
Introducción

22
Modelo simple de instrumentación
Interferencias de entrada
Introducción

23
Modelo del instrumento con fuentes de ruido
Ejemplo de fusión de sensores
Introducción

24
MEDIDA DE TIEMPO Y FRECUENCIA
Frecuencia es una medida que se utiliza generalmente para
indicar el número de repeticiones de cualquier fenómeno o
suceso periódico en la unidad de tiempo
Introducción

25
MEDIDA DE TIEMPO Y FRECUENCIA
El tiempo es la magnitud física que
mide la duración o separación de
acontecimientos sujetos a cambio, de
los sistemas sujetos a observación.
Introducción

26
ELECTROMAGNETIC VARIABLES MEASUREMENT
Voltage Measurement
 Meter Voltage
Oscilloscope Voltage
Inductive Capacitive Voltage
Current
Power
Power Factor
Phase Measurement
Energy
Electrical Conductivity and Resistivity
Fig. Multimetro
Introducción

27
ELECTROMAGNETIC VARIABLES MEASUREMENT
 Charge
 Capacitance
 Permittivity
 Electric Field Strength
 Magnetic Field
 Inductance Immittance
 Q Factor
 Distortion
 Noise
 Microwave
Fig. Campo eléctrico
Introducción

28
Los números se pueden representar en distintos sistemas de
numeración que se diferencian entre si por su base. Los
cuales, proporcionan un medio para describir en forma
cuantitativa los sistemas y su operación.
SISTEMA DECIMAL
Su base es 10. Emplea 10 caracteres o dígitos diferentes para indicar
una determinada cantidad: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. El valor de cada
símbolo depende de su posición dentro de la cantidad a la que
pertenece. ejemplo.
Introducción (códigos y sistemas numéricos)

29
SISTEMA BINARIO
Es un sistema digital. Su base es 2 Emplea 2 caracteres: 0 y 1. Estos
valores reciben el nombre de bits (dígitos binarios). Así, podemos decir
que la cantidad 10011 está formada por 5 bits. Ejemplo.
10
01234
2 1910110110010010110011 
SISTEMA OCTAL
Posee ocho símbolos: 0, 1, 2, 3, 4, 5, 6, 7. Su base es 8.
Este sistema tiene una peculiaridad que lo hace muy interesante y es
que la conversión al sistema binario resulta muy sencilla ya que, 8 = 23

30
SISTEMA HEXADECIMAL
Está compuesto por 16 símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D,
E, F. Su base es 16. Es uno de los sistemas más utilizados en
electrónica, ya que además de simplificar la escritura de los números
binarios, todos los números del sistema se pueden expresar en cuatro
bits binarios al ser 16 = 24
CONVERSIONES
Binario -decimal
1011112 = 1.25+0.24+1.23+1.22+1.21+1.20 = 4710
101012= 1.24+0.23+1.22+0.21+1.20 = 2110

31
Decimal-Binario

32
Octal-Binario
Binario-octal

33
Octal-decimal
7408= 7.82+4.81+`0.80 = 48010
Decimal-octal
Si la conversión es de decimal a octal se procederá de modo
similar a la conversión de decimal a binario, pero dividiendo
entre 8
42610 = 6528

34
Binario-
Hexadecimal
La conversión de hexadecimal a binario simplemente sustituiremos
cada carácter por su equivalente en binario
69DE16= 0110 1001 1101 11102

35
Tarea (Ejercicios propuestos)
1. binario a decimal
a) 110012 Solución: 2510
b) 10110110112 Solución: 73110
2. decimal a binario
a) 86910 Solución: 11011001012
b) 842610 Solución: 100000111010102
3. binario a octal
a) 1110101012 Solución: 7258
b) 11011, 012 Solución: 33,28
4. octal a binario
a) 20668 Solución: 0100001101102
b) 142768 Solución: 0011000101111102
5. binario a hexadecimal
a) 1100010002 Solución: 18816
b) 100010,1102 Solución: 22,C
6. hexadecimal a binario
a) 86BF16 Solución:
10000110101111112
b) 2D5E16 Solución:
00101101010111102
7. octal a decimal
a) 1068 Solución: 7010
b) 7428 Solución: 48210
8. decimal a octal:
a) 23610 Solución: 3548
b) 5274610 Solución: 1470128

36
Códigos de computadora
El código, en Teoría de la comunicación, el conjunto que pueda ser entendido
por el emisor y el receptor.
La mayoría de las calculadora y computadoras utilizan grupos de
celdas de memoria de dos estados para almacenar caracteres
codificados
4bits= nible
8bits =byte= 2 nibles Codigos
decimales
Ponderado
No
simétrico
simétrico
No
ponderado
Distancia
unitaria
reflejado
Códigos decimales
Un código decimal se
utiliza para representar
digitos del 0 al 9

37
Códigos decimales no simétricos ponderados
El más utilizado es el código 8421 BCD o NBCD (natural binary coded
decimal), se utilizó en el CPU 4004 Intel, y se utiliza en el código ASCII
decimal NBCD(8421) 7421 5421 5311
0 0000 0000 0000 0000
1 0001 0001 0001 0001
2 0010 0010 0010 0011
3 0011 0011 0011 0100
4 0100 0100 0100 0101
5 0101 0101 0101 1000
6 0110 0110 0110 1001
7 0111 1000 0111 1011
8 1000 1001 1011 1100
9 1001 1010 1100 1101

38
Códigos decimales simétricos ponderados
Los códigos decimales simétricos ponderados tienen una linea de
simetria entre las primeras 5 y las últimas 5 lineas de la tabla.
decimal 631(-1) 2421 84(-2) (-1)
0 0011 0000 0000
1 0010 0001 0111
2 0101 0010 0110
3 0111 0011 0101
4 0110 0100 0100
5 1001 1011 1011
6 1000 1100 1010
7 1010 1101 1001
8 1101 1110 1000
9 1100 1111 1111

39
Códigos de distancia unitaria no ponderados
Un código de distancia unitaria no ponderado es aquel cuyas
palabras de código adyacentes difieren en un solo bit de
posición.
00 01 11 10
00 0000 0001 0011 0010
01 0100 0101 0111 0110
11 1100 1101 1111 1110
10 1000 1001 1011 1010

40
Códigos reflejados no ponderados
Consiste en pares de palabras del código, en los cuales los
miembors de los pares: a) ocupan posiciones correspondientes
arriba y abajo de la linea de la linea divisora de la tabla y b)
difieren en un solo bit de posición.
0 1 2 3 4
0000 0001 0100 0101 0110
1000 1001 1100 1101 1110
9 8 7 6 5

41
Códigos Gray
Es un código de distancia unitaria reflejado
De 3 bits De 2 bits De 1 bit
000 00 0
001 01 1
011 11
010 10
110
111
101
100
Tarea: investigar Código ASCII

42
Logic gate symbols
Introducción (algebra de Boole)

43
La lógica binaria consiste en variables binarias y operaciones
lógicas, las variables se identifican con las letras del alfabeto,
tales como A, B, C, x, y, z, etc, y cada variable tiene dos y solo dos
valores posibles 1 ó 0.
Tabla . Tablas de verdad de las operaciones lógicas básicas
AND OR NOT
x y xy x y x+y x x'
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1
Introducción (compuertas lógicas)

44
La lógica binaria consiste en variables binarias y operaciones
lógicas, las variables se identifican con las letras del alfabeto,
tales como A, B, C, x, y, z, etc, y cada variable tiene dos y solo dos
valores posibles 1 ó 0.
NAND NOR XOR (OR exclusiva)
x y (xy)’ x y (x+y)' x y
xy'+x'
y
0 0 1 0 0 1 0 0 0
0 1 1 0 1 0 0 1 1
1 0 1 1 0 0 1 0 1
1 1 0 1 1 0 1 1 0

45
Circuitos integrados digitales:
• 7400: 16 puertas NAND-2
• 7402: 4 puertas NOR-2
• 7404: 18 puertas NOT
• 7408: 8 puertas AND-2
• 7432: 4 puertas OR-2
• 7451: 2 puertas AND-OR-INVERT
• 7486: 4 puertas XOR-2
• 7420: 6 puertas NAND-4
• 74138: Decodificador 3 a 8
• 7448: Convertidor BCD-7 segmentos con
salidas activas a nivel alto
• 74148: Codificador 8 a 3 con prioridad
• 7473: 4 biestables JK
• 7474: 2 biestables D disparados por flanco de
subida
• 74190: Contador de décadas
• 74194: Registro universal de desplazamiento

46
Las herramientas de análisis y síntesis de circuitos lógicos se basan en los
conceptos fundamentales del algebra de Boole.
El algebra de Boole puede ser definida por un conjunto de elementos,
operadores axiomas y postulados.
Un conjunto es una colección de objetos que tiene una propiedad en común.
Un operador binario definido en un conjunto S de elementos, es una regla
que asigna a cada par de elementos de S un elemento único de S. ejemplo.
a*b=c
Donde * es un operador binarios si éste especifica una regla para encontrar c
de un par (a,b) y a.b y c pertenecen a S. * no es un operador binario si a y b
pertenecen a S y c no pertenece a S.

47
POSTULADOS BÁSICOS
Postulado 1: Definición
El algebra de Boole es un sistema algebraico cerrado, formado por un
conjunto K de dos o mas elementos y los dos operadores + (or) y * (and);
es decir, para todo a y b del conjunto K a*b y a+b pertenecen a K.
Postulado 2: Existencia de los elementos 1 y 0
En el conjunto K existen los elementos 1 y 0 tal que:
a) a+0=a
b) a*1=a
Postulado 3: Conmutatividad
a) a+b=b+a
b) a*b=b*a

48
Postulado 4: Asociatividad
a) a+(b+c)=(a+b)+c
b) a*(b*c)=(a*b)*c
Postulado 5: Distributividad de + sobre * y de * sobre +
a) a+(b*c)=(a+b)*(a+c)
b) a*(b+c)=(a*b)+(a*c)
Postulado 6: Existencia del complemento
Para toda a existe un único complemento llamado ā o a’ (complemento
de a) tal que:
a) a+ ā =1
b) a* ā =0

49
Principio de dualidad
El principio de dualidad establece que, si una expresión es valida en el algebra
booleana , entonces su expresión dual también es valida. La expresion dual se
determina reemplazando todos los operadores + por *, * por + y todos los ceros
por unos. i.e. Determinar la expresión dual de
a+(bc)=(a+b)(a+c)
Solución: a(b+c)=(ab)+(ac)
TEOREMAS FUNDAMENTALES DEL ALGEBRA BOOLEANA
Teorema 1: Idempotencia
a) a+a=a
b) a*a=a
Postulado 2: elementos neutros para las operaciones + y *
a) a+ 1=1
b) a* 0 =0

50
Teorema 3: Involución
(ā)’=a
Teorema 4: Absorción
a) a+ ab= a
b) a*(a+b)=a
Teorema 5:
a) a+ āb= a+b
b) a(ā +b)=ab
Teorema 6:
a) ab+ ab’= a
b) (a+b)(a +b’)=a

51
Teorema 7:
a) ab+ab’c=ab+ac
b) (a+b)(a+b’+c)=(a+b)(a+c)
Teorema 8: Teorema de Demorgan
a) (a+b)’= a’b’
b) (ab)’=a’b’
Teorema 9: Consenso
a) ab+ āc+bc= ab+āc
b) ( a+b) (ā+c)+(b+c) =(a+b)(ā+c)

52
FUNCIONES DE CONMUTACIÓN
A continuación, el contenido se enfoca en el algebra Boolenana donde K
={0,1}. A esta formulación se le conoce como algebra de conmutación.
Las funciones de conmutación representan el concepto de función (tal cual
lo conocemos en el algebra ordinaria).
Sean X1, X2, X3, X4,… XN variables cuyo valor puede ser 1 ó 0 de el algebra de
conmutación y sea f(X1, X2, X3, X4,… XN ) una función de conmutación de
dichas variables, entonces la función f tomara el valor de 1 ó 0
dependiendo el valor que tenga asignado en ese momento cada una de las
variables. i.e.
F(A,B,C)= AB+A’C+AC’
Y su valor dependerá del valor que tengan asignado en ese momento las
variables A,B y C
Unidad 1

53
TABLAS DE VERDAD
Es una representación única de una función de conmutación donde se
muestra el valor que toma dicha función para todas las posibles
combinaciones de entrada. ejemplo. Las tablas de verdad de las
funciones lógicas or, and y not.
AND OR NOT
a b f(a,b)=ab a b f(a,b)=a+b a f(a)=ā
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1
Ejercicio: evaluar la función f(A,B,C) =AB+AC’ y representarla por medio de
una tabla de verdad

54
FORMA ALGEBRAICA DE LAS FUNCIONES DE CONMUTACIÓN
Forma SOP:
Las funciones de conmutación en forma SOP se construyen al sumar
productos. i.e.
f(A,B,C,D)=AB’C+B’D’+A’CD’
Forma POS:
Las funciones de conmutación en forma SOP se construyen de un producto de
términos suma. i.e.
f(A,B,C,D)=(A+B’+C)(B’+D’)(A’+C+D’)
Formas canónicas:
Son ciertas formas SOP y POS cuya característica principal es la de ser una
representación única de una función de conmutación.

55
El mapa de Karnaugh es una extensión de los conceptos de tabla de verdad,
diagrama de ven y mintérminos
Mintermino:
Para una función de n variables, si un término producto contiene cada una de
las n variables exactamente una vez, ya sea en forma complementada o no
complementada., entonces el termino producto es un mintérmino. i.e.
F(A,B,C)=A’BC’+ABC’+A’BC+ABC
Diagrama de Venn:
Los diagramas de Venn son ilustraciones
usadas en la rama de la matemática conocida
como teoría de conjuntos. Estos diagramas se
usan para mostrar gráficamente la relación
matemática o lógica entre diferentes grupos de
cosas (conjuntos), representando cada
conjunto mediante un óvalo o círculo.
Introducción (Mapas de Karnaugh)

56
El mapa K es un diagrama compuesto por cuadros, donde cada cuadro
representa un mintérmino, ya que cualquier expresión Booleana puede
expresarse como una sumatoria de mintérminos, se concluye que una función
de conmutación se pude expresar en forma gráfica dentro del mapa por
medio del área encerrada en los cuadros cuyos mintérminos se incluyen
dentro de la función.
Mapa de dos variables:
Existen cuatro mintérminos posibles de representar cuando se manejan dos
variables.
m0 m1
m2 m3

57
El mapa vuelve a dibujarse para mostrar las relaciones entre los cuadros y las
variables; considérese que la función a representar es la siguiente
f (A,B)
B 0 1
A 0
m0 m1
1 m2 m3
Como se sobre entiende que a cada cuadro le corresponde un mintérmino , se
omite la m y se deja solo el subíndice, los números 1 y 0 que designan a cada
fila y a cada columna establecen los valores de las variables A y B dentro de
cada mintérmino. Respetando la notación convencional de 0 para una
variable complementada y para una que no lo esta. i.e. la función AB se
muestra en la siguiente figura .
B 0 1
A 0
A’B’ A’B
1 AB’ AB
B 0 1
A 0
1 1
B 0 1
A 0
1 AB

58
Mapa K de 3 variables:
Existen 8 mintérminos para 3 variables, por lo tanto un mapa consta de 8
cuadros. El siguiente mapa corresponde a la función de 3 variables
f(A,B,C)
Obsérvese que los mintérminos no están distribuidos en una forma binaria
sino en una secuencia similar al código gray
BC 00 01 11 10
A 0 0 1 3 2
1 4 5 7 6
BC 00 01 11 10
A 0 A’B’C’ A’B’C A’BC A’BC’
1 AB’C’ AB’C ABC ABC’

59
SIMPLIFICACION DE FUNCIONES POR MEDIO DE MAPAS K
A continuación es preciso reconocer la propiedad de los cuadros
adyacentes para entender la utilidad del mapa K. los términos de
conmutación adyacentes físicamente también lo son lógicamente.
Dos mintérminos son adyacentes lógicamente si difieren únicamente
en una posición de variable. i.e. ABC’D’ y ABC’D, si se aplica el teorema
6 se tiene que:
ABC’D’+ ABC’D= ABC’
Es decir, que se puede combinar dos términos adyacentes lógicamente
para eliminar una variable

60
A continuación se enuncian puntos importantes a considerar al simplificar
funciones de conmutación en mapas K:
a) Cada cuadro en un mapa K de n variables tiene n cuadros adyacentes
lógicamente, es decir, un par de cuadros difiere únicamente en una
variable.
b) Al combinar cuadros en mapas K se hace en grupos de potencias de 2
(2,4,8,18, etc) de tal manera que al agrupar 2^n cuadros eliminamos n
variables.
c) Al agrupar cuadros en el mapa; cuanto mayor sea el grupo habrá un
número menor de literales en el término resultante.
d) Al combinar cuadros en el mapa, se inicia siempre con aquellos que
tengan menos adyacencias (los mas solitarios en el mapa)

61
p.e. Simplificar la función de Boole
F=A’BC+A’BC’+AB’C’+ AB’C
BC
00 01 11 10
A 0 1 1
1 1 1
Solución F=A’B+AB’

BC 00 01 11 10
A 0 1
1
1 1 1
62
F=A’BC+AB’C’+ABC+ ABC’
Solución F=BC+AC’

63
i.e. Simplificar la función de Boole
F=A’C+A’B+AB’C+ BC
BC 00 01 11 10
A 0
1 1 1
1
1 1
Solución F=C+A’B
Ejercicio. simplificar la función f(x,y,z)=∑ (0,2,4,5,6)

64
Mapa K de 4 variables:
A continuación se muestra un mapa K de 4 variables, nótese que dicho mapa
es solo una extensión del mapa de 3 variables.
f(A,B,C,D)
Se puede graficar una función de conmutación en un mapa K si esta se
expresa en forma canónica, pues cada mintérmino corresponde a cada celda
en el mapa.
CD 00 01 11 10
AB
00
0 1 3 2
01
4 5 7 6
11 12 13 15 14
10 8 9 11 10

65
f(w,x,y,z)= ∑ m(0,1,2,4,5,6,8,9,12,13,14)
yz 00 01 11 10
wx 00
1 1 1
01
1 1 1
11 1 1 1
10 1 1
Solución F=y’+xz’+w’ z’

66
f(A,B,C,D,E)= ∑ m(0,2,4,7,10,12,13,18,23,26,28,29)
CDE 000 001 011 010
AB 00
(0)1 (1) (3) (2) 1
01
(8) (9) (11) (10) 1
11 (24) (25) (27) (26) 1
10 (16) (17) (19) (18) 1
Solución F=A’B’D’E’+C’DE’+BCD’+B’CDE
100 101 111 110
(4) 1 (5) (7) 1 (6)
(12)1 (13) 1 (15) (14)
(28) 1 (29) 1 (31) (30)
(20) (21) (23) 1 (22)

67
Decodificador
Un decodificador n a 2^n es una red lógica combinatoria de varias salidas, es
decir, con n líneas de entrada y 2^n posibles señales de salida. En la figura se
muestra un decodificador 2 a 4.
Introducción (lógica combinatoria)
a) Salidas
activas altas
b) Salidas
activas bajas

68
Entradas para control de activación
Con frecuencia los módulos funcionales incluyen una o mas entradas de
activación (enable) que sirven para inhibir o permitir una salida activa en el
circuito.
Un decodificador se inhibe haciendo que todas sus salidas sean cero. En la
figura se muestra el diagrama modular y lógico de un decodificador con
entrada de activación, 2 a 4.
Decodificador 2 a 4
a) Diagrama
esquemático
b) Circuito MSI

69
Implantación de funciones lógicas mediante decodificadores:
Se puede implantar una función de conmutación a través de su
lista de mintérminos o maxtérminos mediante un decodificador y
una compuerta lógica adicional. p.e. implementar la siguiente
función de conmutación mediante decodificadores y una
compuerta adicional.
F(A,B,C)= ∑ m(0,1,4,6,7) = ∏ M(2,3,5)
La función se puede implantar de varias formas

70
1.- Mediante un decodificador (con salidas activas altas) y una
compuerta or. Como se muestra en la figura.
F(A,B,C)= m0 + m1 + m4 + m6 + m7

71
2.- Usando un decodificador (con salidas activas bajas) y una
compuerta nand. Como se muestra en la figura.
F(A,B,C)= m0 + m1 + m4 + m6 + m7
=(( m0 + m1 + m4 + m6 + m7)’)’
(Teorema3)
= m0 ‘ m1 ‘ m4 ‘ m6 ‘ m7 ‘ (Teorema 8)

72
3.- Usando un decodificador (con salidas activas altas) y una
compuerta nor. Como se muestra en la figura
F(A,B,C)=(( m0 + m1 + m4 + m6 + m7)’)’ (Teorema3)
= (m2 + m3 + m5 )’ (Teorema 8)

73
4.- Mediante un decodificador (con salidas activas bajas) y una
compuerta and. Como se muestra en la figura
F(A,B,C)= (m2 + m3 + m5 )’
=m2 ‘ m3 ‘ m5 ‘ (Teorema 8)

74
Practica 1
Objetivo: Simular e implementar la siguiente función de conmutación,
mediante su implantación con un decodificador y compuertas
adicionales, para verificar el funcionamiento y aplicación a las funciones
de conmutación.
F(A,B,C)= ∑ m(0,1,4,6,7) = ∏ M(2,3,5)
Actividades relacionadas:
Reducir la función de conmutación a su minima expresión y con base a ella,
generar la tabla de verdad correspondiente, con relación a la cual se comprobara
(de manera visual “LED”) en la práctica el funcionamiento objetivo del circuito.
Entregar el reporte correspondiente (en equipo ) en formato electronico.
Nota: Se sugiere la utilización de un Ci decodificador 3 a 8 con salidas activas
bajas (74LS138) y una compuerta and triple 74LS11.

77
Codificadores
Un codificador es un
modulo lógico
combinatorio que
asigna un código de
salida único (un número
binario) a cada señal de
entrada aplicada al
dispositivo, como tal, es
lo opuesto a un
decodificador.
Tarea: tabla de verdad
y configuración de
pines del 7447 y 7448

78
Codificadores sin prioridad (entradas mutuamente excluyentes)
Generan de un número binario sobre sus n salidas que identifique cuál de las
entradas está activadas
Las funciones de salida proporcionan el valor binario del
subindice de la variable de entrada.

79
Codificadores con
prioridad
Para obtener codificadores
que respondan a una sola
señal de entrada activa, se le
asigna valores fijos de
prioridad a las líneas de
entrada, de forma que en
cada instante sólo se genera
el código de salida de la
entrada activa que tenga la
máxima prioridad.
Las dos líneas de salida adicionales indican que ninguna línea esta activa
(E0=1) y que una o más entradas activas (GS=1)

80
Codificadores MSI estándar
74147 y 74148
Son dos codificadores con prioridad, ambos dispositivos tienen
entradas y salidas activas bajas. El 74147 toma 10 líneas de entrada y
las codifica a 4 salidas. Nota: la línea cero no se conecta al circuito. En la
siguiente figura observamos su disposición de pines y su tabla funcional

81
74148
Toma 8 líneas de entrada y las codifica a 3 líneas de salida. E1 es una entrada
de activación (cuando E1 esta en bajo, el circuito opera). E0 y GS son señales
activas bajas adicionales (cuando ninguna de las líneas de entrada esta activa
E0 esta activa baja), (GS es activa baja cuando una o mas líneas de entrada
esta activa). . En la siguiente figura observamos su disposición de pines y su
tabla funcional

82
Un multiplexor/selector de datos es un dispositivo modular que
selecciona una de varias entradas para que aparezca en una
única línea de salida. Un demultiplexor realiza la operación
inversa.
Multiplexor Demultiplexor
Entradas
SalidasA
B
K
: :
A
B
K
Fig. Sistema multiplexor / demultiplexor de k canales

83
En un multiplexor de n a 1, se designa a una de las n líneas de entrada
( Dn-1 ,Dn-2 ,…, D0 ) para conectarse a una única línea de salida (Y) por
medio de un código de selección (Sk-1, Sk-2 ,…, S0 ). De tal manera que n=
2^k.
Fig. Diseño de multiplexor 4 a 1 y su correspondiente tabla de verdad
Y
MUX
4 a 1
D0
D1
D2
D3
Si S0
Entradas de selección
S1 S0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3

MUX
4 a 1
S1
1
0
1
0
1
T5 T4 T3 T2 T1 T0
0 1 1 1 1 0
0 1 1 0 0 1
0 1 1 1 1 1
1 0 0 1 0 1
1 1 1 0 0 0
0 0 1 0 1 0
0 1 0 1 0 1
1 0 0 0 1 1
S0
1
0
0
1
0
T0
T1
T2
T3
T4
D0
D1
D2
D3
Z

85
MULTIPLEXORES MSI ESTANDAR
El integrado 74151 Es un multiplexor 8 a 1. (E’) actúa como una señal de
activación (activa baja) y hace que la salida sea 0 cuando E’=1
Fig. Tabla de verdad del circuito 74151

86
El integrado 74153 es un modulo con dos multiplexores 4 a
1. conocido como multiplexor dual (2 bits) de cuatro entradas.
Fig. Configuración de pines y tabla de verdad del circuito 74153

87
El integrado 74156 es un modulo demultiplexor dual 1 de 4.
Fig. Tabla de verdad del circuito 74156

88
Practica 2
Objetivo: Simular e implementar un circuito multiplexor/ selector de
datos, para verificar el funcionamiento y aplicación a la lógica
digital.
Actividades relacionadas:
Verificar la tabla de verdad de manera visual (LED) del circuito, en la practica.
Entregar el reporte correspondiente (en equipo ) en formato electrónico.
Nota: Se sugiere la utilización de un CI multiplexor 74LS151 o 74LS153

89
El integrado 74156 es un modulo demultiplexor dual 1 de 4.
Fig. Configuración de pines del circuito 74156

90
Un comparador es un dispositivo aritmético que determina la magnitud
relativa de dos números binarios en código BCD. Existen tres decisiones
codificados A<B, A>B, A=B. donde A y B son números binarios de n bits.
El comparador genera 3 señales de salida, como sigue:
f1=1 si A<B,
f2=1 si A=B,
f3=1 si A>B,
Comparador
A (4 bits)
B (4 bits)
Y
Fig. Diagrama modular comparador de 4 bits
f1=1 si A<B,
f2=1 si A=B,
f3=1 si A>B,

91Fig. Tabla de verdad del circuito 7485 (comparador de magnitudes de 4 bits)

92
Fig. Configuración de pines del
circuito 7485 (comparador de
magnitudes de 4 bits)

93
Un medio sumador (HA) es una red lógica combinatoria de varias
salidas que suma dos bits de datos binarios, produciendo señales de
salida de bit de suma y bit de acarreo.
Fig. Diagrama modular y tabla de verdad de un medio sumador.
X1 Y1 c1 S1
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
HA
S1C1
YiXi

94
Un sumador completo (FA) es una red lógica combinatoria de varias
salidas que suma tres bits binarios. En la siguiente figura se muestra el
diagrama modular y su correspondiente tabla de verdad.
Fig,. Diagrama modular y tabla de verdad de un sumador completo.
FA
S1C1
Xi Yi Ci-1
X1 Y1 Ci-1 c1 S1
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

95
La siguiente figura muestra (unidad seudoparalela) una de las
aplicaciones del FA la cual utiliza n-1 sumadores completos y un medio
sumador.
Nota: El acarreo se propaga por a través de la unidad sumadora, esta configuracion se conoce
como sumador con acarreo en cascada
HA
Z0C0
Y0 Y0
FA
Z1
Xi Yi C0
C1
FA
Zn-1
Xn-1Yn-1 Cn-2 C1
Zn
Acarreo
final Fig. Diagrama modular y tabla de verdad de un medio sumador.

MODULOS DE SUMADOR BINARIO MSI
Fig. Configuración de pines y
tabla de verdad del CI 7482
Vcc
A2 B2 ∑2 GND C2 NC
14
14
321
9 810111213
4 5 6 7
NC
NC
NC∑1 A1 B1 C0
ENTRADAS SALIDAS
CUANDO C0 = L CUANDO C0 = H
A2 A1 B2 B1 C2 ∑2 ∑1 C2 ∑2 ∑1
L L L L L L L L L H
L L L H L L H L H L
L L H L L H L L H H
L L H H L H H H L L
L H L L L L H L H L
L H L H L H L L H H
L H H L L H H H L L
L H H H H L L H L H
H L L L L H L L H H
H L L H L H H H L L
H L H L H L L H L H
H L H H H L H H H L
H H L L L H H H L L
H H L H H L L H L H
H H H L H L H H H L
H H H H H H L H H H
El 7482 es un modulo sumador
seudoparalelo de 2 bits, C0 es un
acarreo de entrada y C2 es un
acarreo de salida.

97
El 7483 es un modulo sumador seudoparalelo de 4 bits, C0 es un
acarreo de entrada y C4 es un acarreo de salida.
Fig. Configuración de pines del CI 7483
B4 ∑ 4 C4 C0 GND B1 A1 ∑ 1
∑ 3 ∑ 2A4 A3 B3 Vcc B2 A2
• Simular un sumador de 4
bits a través del CI 7483 y
desplegar en un display de
7 segmentos el resultado
de la suma

electrónica digital

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Destacado

Destacado (20)

Similar a electrónica digital

Similar a electrónica digital (20)

Último

Último (20)

electrónica digital