SlideShare ist ein Scribd-Unternehmen logo
1 von 24
1
‫سندی‬‫ر‬‫خو‬ ‫امین‬‫محمد‬
2
‫مقدمه‬
‫الکتریکی‬ ‫سیگنال‬ ‫نمایش‬ ‫ای‬‫ر‬‫ب‬ ‫دستگاهی‬ ‫اسیلوسکوپ‬
‫آنالوگ‬ ‫اسیلوسکوپ‬:
‫ش‬‫ز‬‫پردا‬ ‫ن‬‫وبدو‬ ‫آنالین‬ ‫ت‬‫ر‬‫صو‬ ‫به‬ ‫سیگنال‬ ‫نمایش‬
‫دیجیتال‬ ‫اسیلوسکوپ‬:
‫قابلیت‬ ‫با‬ ‫نمایش‬ ‫سپس‬‫و‬ ‫سیگنال‬‫ذخیره‬ ‫و‬ ‫ی‬‫بردار‬ ‫نمونه‬
‫سیگنال‬ ‫ی‬‫و‬‫ر‬ ‫بر‬ ‫ش‬‫ز‬‫پردا‬(‫ی‬‫تاخیر‬ ‫نمایش‬‫امکان‬)
3
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
‫الکترونی‬ ‫تفنگ‬:
‫خالء‬ ‫المپ‬ ‫یک‬ ‫فیالمان‬‫از‬ ‫الکترون‬ ‫شلیک‬
‫اف‬‫ر‬‫انح‬ ‫صفحات‬:
‫عمودی‬ ‫یا‬‫افقی‬ ‫ر‬‫محو‬ ‫در‬ ‫ها‬ ‫الکترون‬ ‫به‬ ‫حرکت‬ ‫امکان‬ ‫ایجاد‬
‫سان‬‫ر‬‫فلوئو‬ ‫صفحه‬:
‫د‬‫ر‬‫برخو‬ ‫نقطه‬‫شدن‬ ‫شن‬‫و‬‫ر‬ ‫و‬ ‫صفحه‬ ‫با‬ ‫ها‬ ‫الکترون‬ ‫د‬‫ر‬‫برخو‬
4
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
5
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
V(y)
V(x)
V(x)= 0v
V(y)= 0v
5
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
V(y)
V(x)
V(x)= +10v
V(y)= 0v
5
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
V(y)
V(x)
V(x)= 0
V(y)= sin(t)
5
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
V(y)
V(x)
V(x)= t-[t]
V(y)= 0
5
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
V(y)
V(x)
V(x)= t-[t]
V(y)= sin(t)
6
‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬‫آنالوگ‬ ‫اسیلوسکوپ‬ ‫ساختار‬
7
‫دیجیتال‬‫اسیلوسکوپ‬ ‫افزار‬ ‫سخت‬
‫کننده‬ ‫تقویت‬ ‫مدارات‬
‫ایزوالتور‬ ‫و‬
Flash ADC
‫کاربر‬ ‫با‬ ‫ارتباط‬
‫منبع‬ ‫وتعیین‬ ‫صفر‬ ‫از‬ ‫عبور‬
trigger
‫باال‬ ‫فرکانس‬ ‫کالک‬ ‫منبع‬
‫ذخیره‬ ‫برای‬ ‫حافظه‬
‫برداری‬ ‫نمونه‬ ‫های‬ ‫داده‬
‫نمایش‬ ‫یا‬
‫ها‬ ‫داده‬ ‫دریافت‬
‫از‬FPGA‫و‬
‫به‬ ‫ارسال‬ ‫و‬
‫کاربر‬ ‫واسط‬
‫دیجیتال‬‫اسیلوسکوپ‬ ‫افزار‬ ‫سخت‬
8
‫یک‬ ‫ساختار‬flash ADC
‫بیتی‬ ‫سه‬
9
‫دیجیتال‬‫اسیلوسکوپ‬ ‫افزار‬ ‫سخت‬
‫عملکرد‬trigger
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
10
‫کلی‬ ‫عملکرد‬:
‫بر‬‫ر‬‫کا‬ ‫توسط‬ ‫ی‬‫بردار‬ ‫نمونه‬ ‫فرکانس‬ ‫تعیین‬
‫از‬ ‫سیگنال‬ ‫یافت‬‫ر‬‫د‬ ‫با‬ ‫ی‬‫بردار‬ ‫نمونه‬ ‫خاتمه‬ ‫و‬ ‫ع‬‫و‬‫شر‬trigger
‫در‬ ‫ها‬ ‫داده‬ ‫ذخیره‬RAM
‫نمایش‬ ‫قابل‬ ‫های‬ ‫داده‬ ‫به‬ ‫ها‬ ‫نمونه‬ ‫داده‬ ‫تبدیل‬
‫جی‬‫ر‬‫خا‬ ‫واسط‬ ‫به‬‫سال‬‫ر‬‫ا‬
11
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
process(sel,clock,read)
begin
if (sel='1')then -- read cycle
y0<=read; -- fast clock for read
y1<='0'; --output enable activated
y3<='1'; -- write enable deactivated
else -- write cycle
y0<=clock; -- clock for write controlled by
divider
y1<='1'; -- output enable deactivated
y3<=clock; -- write enable activated
end if;
end process;
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
‫ها‬ ‫داده‬ ‫ذخیره‬:
256‫از‬ ‫نمونه‬ADC‫شود‬ ‫می‬ ‫ذخیره‬
‫کدام‬ ‫هر‬ ‫ها‬ ‫نمونه‬8‫بیتی‬(256‫سطح‬)
‫نمایش‬ ‫صفحه‬256X256
‫پیکسل‬ ‫هر‬2‫است‬ ‫بیتی‬(.‫قرمز‬ ،‫سیاه‬،‫سفید‬ ‫نگ‬‫ر‬)
‫نمایش‬ ‫حافظه‬256X64‫است‬ ‫بایت‬.
12
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
13
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
address <=temp(15 downto 1);
temp <= temp + 1;
-- plot of horizontal axis
if (temp<32768 and temp>32640 ) then
data2<="00000000";
else
data2 <= "11111111";
end if;
--plot the vertical axis
if (temp(5 downto 0)=32)then
data2<="00111111";
if(temp<32768 and temp>32640)then
data2<="00000000";
end if;
end if;
‫عملکرد‬converter
‫ل‬‫او‬‫بخش‬
‫حافظه‬ ‫کردن‬ ‫پاک‬VGA
‫خطوط‬ ‫ترسیم‬ ‫و‬
‫عمودی‬ ‫و‬ ‫افقی‬
14
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
dada <= data1;--get data from data memory
address <= dada& timer(7 downto 2);
--calculate pixel
.
.
.
if(timer(1 downto 0) = "00")then
data2<=dada2(7 downto 2) & "10";
elsif(timer(1 downto 0) = "01")then
data2<=dada2( 7 downto 4) & "10" &
dada2(1 downto 0);
elsif(timer(1 downto 0) = "10")then
data2<=dada2(7 downto 6) & "10"& dada2(3
downto 0);
elsif(timer(1 downto 0) = "11")then
data2<= "10" & dada2(5 downto 0) ;
‫عملکرد‬converter
‫دوم‬ ‫بخش‬
‫پیکسل‬ ‫محاسبه‬
‫حافظه‬ ‫در‬ ‫نوشتن‬ ‫و‬VGA
15
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
en<=v_done; --control the oscilloscope counter
clk_conv<=clk; --sending the clock to the conveter
enable<=Q_9; -- enable converter
process(clr,Q_9)
begin
if(Q_9='1') then
if(clr='0')then
start <= '1'; --clear the VGA memory
red<='0';--stop the oscilloscope counter
else
start <= '0';--begin the conversion process
red<=clk;--start the oscilloscope
end if;
end if;
end process;
‫ل‬‫کنتر‬‫واحد‬:
‫مانبندی‬‫ز‬ ‫و‬ ‫مدیرت‬
‫ها‬ ‫بخش‬ ‫سایر‬
16
‫برنامه‬ ‫و‬ ‫افزار‬ ‫نرم‬VHDL
17
‫بندی‬ ‫جمع‬
256‫شود‬‫می‬ ‫ی‬‫بردار‬ ‫نمونه‬‫شده‬ ‫تقسیم‬ ‫فرکانس‬ ‫با‬ ‫داده‬
Delay1=sampling freq × 256
‫حافظه‬VGA‫در‬32768‫می‬ ‫پاک‬ ‫اصلی‬ ‫فرکانس‬ ‫سیکل‬‫شود‬
Delay2=max freq × 32768
‫در‬ ‫ها‬ ‫پیکسل‬ ‫محاسبه‬256‫اصلی‬ ‫فرکانس‬ ‫سیکل‬
Delay3=max freq × 256
18
Presentation1

Weitere ähnliche Inhalte

Ähnlich wie Presentation1

168-186-C488-7-J1_0.pdf
168-186-C488-7-J1_0.pdf168-186-C488-7-J1_0.pdf
168-186-C488-7-J1_0.pdfmyme6
 
آزمایشگاه ژئوفیزیک
آزمایشگاه ژئوفیزیکآزمایشگاه ژئوفیزیک
آزمایشگاه ژئوفیزیکKoorosh Parvaz
 
c++ programming - Numbers and Characters.pdf
c++ programming - Numbers and Characters.pdfc++ programming - Numbers and Characters.pdf
c++ programming - Numbers and Characters.pdfamiralifcb682
 
Pca تجزیه و تحلیل مولفه های اساسی
Pca تجزیه و تحلیل مولفه های اساسیPca تجزیه و تحلیل مولفه های اساسی
Pca تجزیه و تحلیل مولفه های اساسیAbolfazl Fatehi
 
ساخت ال ای دی رقصان
ساخت ال ای دی رقصانساخت ال ای دی رقصان
ساخت ال ای دی رقصانmohammadhosseinkaka
 
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.iraminnezarat
 
work order of logic laboratory
work order of logic laboratory work order of logic laboratory
work order of logic laboratory FS Karimi
 

Ähnlich wie Presentation1 (14)

168-186-C488-7-J1_0.pdf
168-186-C488-7-J1_0.pdf168-186-C488-7-J1_0.pdf
168-186-C488-7-J1_0.pdf
 
winter
winterwinter
winter
 
winter
winterwinter
winter
 
report
reportreport
report
 
86203954_prj
86203954_prj86203954_prj
86203954_prj
 
آزمایشگاه ژئوفیزیک
آزمایشگاه ژئوفیزیکآزمایشگاه ژئوفیزیک
آزمایشگاه ژئوفیزیک
 
c++ programming - Numbers and Characters.pdf
c++ programming - Numbers and Characters.pdfc++ programming - Numbers and Characters.pdf
c++ programming - Numbers and Characters.pdf
 
Plc 1
Plc 1Plc 1
Plc 1
 
1
11
1
 
Pca تجزیه و تحلیل مولفه های اساسی
Pca تجزیه و تحلیل مولفه های اساسیPca تجزیه و تحلیل مولفه های اساسی
Pca تجزیه و تحلیل مولفه های اساسی
 
ساخت ال ای دی رقصان
ساخت ال ای دی رقصانساخت ال ای دی رقصان
ساخت ال ای دی رقصان
 
Flowchart
FlowchartFlowchart
Flowchart
 
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir
02 vectorization fundamentals_of_parallelism_and_code_optimization-www.astek.ir
 
work order of logic laboratory
work order of logic laboratory work order of logic laboratory
work order of logic laboratory
 

Presentation1