Sistemas Operativos     Juan Camilo BoteroEscuela Colombiana de Carreras       Industriales ECCI.            Año 2013
Es una señal que se origina en un dispositivo hardware (por ejemplo, unperiférico), para indicar al procesador que algo re...
En la mayoría de las CPU la respuesta a una interrupción consta de los                                  siguientes pasos:1...
4. En respuesta al reconocimiento de la CPU, el dispositivo externo (o el PICsi estuviese presente) sitúa un vector de int...
Se denomina multiprogramación a la técnica que permite que dos o masproceso ocupen la misma unidad de memoria principal y ...
el caché de CPU, es una área especial de memoria que poseen los ordenadores.Funciona de una manera similar a como lo hace ...
el caché de CPU, es una área especial de memoria que poseen los ordenadores.Funciona de una manera similar a como lo hace ...
Nächste SlideShare
Wird geladen in …5
×

Sistemas operarivos

224 Aufrufe

Veröffentlicht am

0 Kommentare
0 Gefällt mir
Statistik
Notizen
  • Als Erste(r) kommentieren

  • Gehören Sie zu den Ersten, denen das gefällt!

Keine Downloads
Aufrufe
Aufrufe insgesamt
224
Auf SlideShare
0
Aus Einbettungen
0
Anzahl an Einbettungen
89
Aktionen
Geteilt
0
Downloads
1
Kommentare
0
Gefällt mir
0
Einbettungen 0
Keine Einbettungen

Keine Notizen für die Folie

Sistemas operarivos

  1. 1. Sistemas Operativos Juan Camilo BoteroEscuela Colombiana de Carreras Industriales ECCI. Año 2013
  2. 2. Es una señal que se origina en un dispositivo hardware (por ejemplo, unperiférico), para indicar al procesador que algo requiere su atencióninmediata; se solicita al procesador que suspenda lo que está haciendopara atender la petición Petición de una interrupción
  3. 3. En la mayoría de las CPU la respuesta a una interrupción consta de los siguientes pasos:1. El dispositivo de 2. El controlador de hardware genera el Interrupciones Programables pulso o señal de prioriza la petición de petición de interrupción interrupción en relación con las demás peticiones que podrían haberse emitido de forma simultánea (o estar pendientes) y emite la petición de interrupción al procesador. 3. Si las interrupciones están habilitadas, la CPU responde con un ciclo de bus de reconocimiento de interrupción.
  4. 4. 4. En respuesta al reconocimiento de la CPU, el dispositivo externo (o el PICsi estuviese presente) sitúa un vector de interrupción en el bus de datos.5. La CPU lee el vector y lo utiliza (posiblemente de forma indirecta) paraobtener la dirección de la ISR.6. Por último, la CPU sitúa en la pila el contexto actual, inhabilita lasinterrupciones, ysalta a la ISR.
  5. 5. Se denomina multiprogramación a la técnica que permite que dos o masproceso ocupen la misma unidad de memoria principal y que sean ejecutados almismo tiempo
  6. 6. el caché de CPU, es una área especial de memoria que poseen los ordenadores.Funciona de una manera similar a como lo hace la memoria principal (RAM),pero es de menor tamaño y de acceso más rápido. Es usado por la unidadcentral de procesamiento para reducir el tiempo de acceso a datos ubicados enla memoria principal que se utilizan con más frecuencia.
  7. 7. el caché de CPU, es una área especial de memoria que poseen los ordenadores.Funciona de una manera similar a como lo hace la memoria principal (RAM),pero es de menor tamaño y de acceso más rápido. Es usado por la unidadcentral de procesamiento para reducir el tiempo de acceso a datos ubicados enla memoria principal que se utilizan con más frecuencia.

×