1. Sistemas Operativos
Juan Camilo Botero
Escuela Colombiana de Carreras
Industriales ECCI.
Año 2013

2. Es una señal que se origina en un dispositivo hardware (por ejemplo, un
periférico), para indicar al procesador que algo requiere su atención
inmediata; se solicita al procesador que suspenda lo que está haciendo
para atender la petición
Petición de una interrupción

3. En la mayoría de las CPU la respuesta a una interrupción consta de los
siguientes pasos:
1. El dispositivo de 2. El controlador de
hardware genera el Interrupciones Programables
pulso o señal de prioriza la petición de
petición de interrupción
interrupción en relación con las demás
peticiones que podrían
haberse emitido de forma
simultánea (o estar
pendientes) y emite la petición
de interrupción al procesador.
3. Si las interrupciones están habilitadas, la
CPU responde con un ciclo de bus de
reconocimiento de interrupción.

4. 4. En respuesta al reconocimiento de la CPU, el dispositivo externo (o el PIC
si estuviese presente) sitúa un vector de interrupción en el bus de datos.
5. La CPU lee el vector y lo utiliza (posiblemente de forma indirecta) para
obtener la dirección de la ISR.
6. Por último, la CPU sitúa en la pila el contexto actual, inhabilita las
interrupciones, y
salta a la ISR.

5. Se denomina multiprogramación a la técnica que permite que dos o mas
proceso ocupen la misma unidad de memoria principal y que sean ejecutados al
mismo tiempo

6. el caché de CPU, es una área especial de memoria que poseen los ordenadores.
Funciona de una manera similar a como lo hace la memoria principal (RAM),
pero es de menor tamaño y de acceso más rápido. Es usado por la unidad
central de procesamiento para reducir el tiempo de acceso a datos ubicados en
la memoria principal que se utilizan con más frecuencia.

7. el caché de CPU, es una área especial de memoria que poseen los ordenadores.
Funciona de una manera similar a como lo hace la memoria principal (RAM),
pero es de menor tamaño y de acceso más rápido. Es usado por la unidad
central de procesamiento para reducir el tiempo de acceso a datos ubicados en
la memoria principal que se utilizan con más frecuencia.