Progettazione elettronica di Mosfet con PSpice

1. Università degli Studi di Siena
Facoltà di Ingegneria Informatica
A.A. 2006 / 2007
Elettronica 1
Progetto in SPICE realizzato a complemento
dell’esame nell’ambito del vecchio ordinamento
Prof.sa Santina Rocchi
Ing. Massimo Alioto
Progetto realizzato da
Fabrizio Panti

2. a) Visualizzare con SPICE il grafico IDS-VDS al
variare della VGS di un MOSFET a canale n con
VT=1V, Kn=100µA/V2, λ=0.01V-1.
Per risolvere questa parte del progetto, adotto le specifiche qui riportate per i dispositivi NMOS con
tecnologia 0.8µm:
L = 0.8 µm
m2
µn = 46.2.10-3
V .s
F
ε0.εox = 34.53.10-12
m
Tox = 15.50 nm
A2
Le specifiche del problema impongono un Kn = 100
V
Dalla relazione che esprime Kn ricavo la lunghezza W del dispositivo come segue:
. ε o ε ox . W
.
K n L.Tox
Kn = µn ⇒ W= nella quale, sostituendo i valori, ottengo
Tox L µ n .ε 0 ε ox
. −6 .
. −6 . .
−9
W = 100 10 0.8 10 15.50 10 = 0.777.10-6 m = 0.777 µm
.
46.2 .10 −3 34.53.10 −12
Il circuito che andrò a simulare sarà il seguente:
Nel quale, per il MOSFET ho usato il modello MBREAKN4, mentre i due generatori di tensione
costante sono due dispositivi VDC.
Facendo doppio click sul MOSFET imposto i parametri L e W:
2

3. L=0.8u
W=0.777u
Gli altri parametri del MOSFET li imposto selezionandolo, andando nel menu Edit – Model – Edit
Instance Model (Text) ed aggiungendo le seguenti righe:
UO=462
TOX=15.50n
VTO=1
LAMBDA=0.01
Per visualizzare sul simulatore la caratteristica d’uscita IDS-VDS al variare della VGS, ho effettuato
una simulazione DC Sweep con i seguenti valori:
Swept Var. Type Voltage Source
Sweep Type Linear
Name: Vds
Start Value: 0
End Value: 30
Increment: 0.2
ed ho attivato l’opzione Parametric con i seguenti valori:
Swept Var. Type Voltage Source
Sweep Type Linear
Name: Vgs
Start Value: 0
End Value: 10
Increment: 1
lasciando anche il segno di spunta sul Bias Point Detail (necessario per il calcolo del punto di
lavoro).
Ho lanciato la simulazione, visualizzando (dal menu Trace – Add Trace della nuova finestra) la
variabile ID(M1).
Il grafico della IDS rispetto alla VDS risultante dalla simulazione, con VGS parametrica, è il seguente:
3

4. La figura evidenzia la zona lineare per tutto il tratto di salita, escludendo la zona di interdizione, e la
zona di saturazione (identificata da ogni curva dove la pendenza è quasi nulla). Ad ogni curva
corrisponde un diverso valore di VGS ed esse crescono all’aumentare di VGS.
b) Progettare un amplificatore come sotto indicato,
usando il precedente MOSFET e rete di
polarizzazione a 4 resistenze come in figura
sottostante.
Scegliere dapprima il punto di lavoro.
Nel caso in cui il progetto non risulti possibile, si
potranno variare nell’ordine i seguenti parametri
di progetto: Kn, VDD, RL, Av.
Descrivere ogni scelta effettuata.
Specifiche:
Dato l’amplificatore di seguito riportato:
4

5. Si progetti il circuito in maniera da soddisfare le seguenti specifiche:
• Guadagno di tensione: Av = -9
• Resistenza di ingresso di piccolo segnale: Rin ≥ 200 k
(nessuna specifica richiesta riguardo la resistenza di uscita di piccolo segnale e sulla potenza
dissipata in polarizzazione)
Dati dell’esercizio:
• Tensione di alimentazione: VDD = 17 V; VSS = 0 V
• Resistenza di sorgente: RS = 50
• Resistenza di carico: RL = 50 k
• Parametri del MOSFET-n: VT = 1 V; Kn = 100 µA/V2; λ = 0.01 V-1
(valori delle capacità dei condensatori di disaccoppiamento C1, CS, C3 da scegliere in modo tale che
la reattanza sia trascurabile alla frequenza di lavoro; ampiezza e frequenza del segnale in ingresso
da determinare anch’esse)
Analisi carta e penna:
Analisi preliminare del circuito:
Prima di procedere è necessario capire in quale configurazione a singolo transistore si trova il
MOSFET-n M1; per fare questo è utile identificare i terminali di uscita e di ingresso.
Dallo schema di progetto vediamo che il segnale V2 è applicato al gate di M1 attraverso la
resistenza RS ed il condensatore di disaccoppiamento CS, dunque il terminale di ingresso è il gate;
il segnale di uscita viene prelevato dal drain attraverso il condensatore di disaccoppiamento C1. In
definitiva, il MOSFET-n M1 è in configurazione common source e, considerata la presenza della
resistenza di source R3 e del condensatore C3 (che, tra l’altro, tenderà a cortocircuitare
dinamicamente R3 ponendo dinamicamente a massa il source), siamo nella configurazione C.S. con
resistenza di source e condensatore di disaccoppiamento. Un’ulteriore conferma sulla
configurazione risultante la possiamo ottenere esaminando il guadagno richiesto dal testo (Av = -9);
essendo un valore negativo, l’amplificatore richiesto dovrà invertire la fase del segnale, pertanto
sarà un C.S.
Circuito equivalente per lo studio della polarizzazione:
In polarizzazione (cioè a frequenza nulla) i condensatori di disaccoppiamento sono dei circuiti
aperti, quindi il circuito equivalente per lo studio della polarizzazione è quello sotto riportato:
5

6. La tensione al nodo di gate VG è ottenibile con il partitore resistivo tra VDD e –VSS (a massa) ed è
data da
R2 R2
VG = (VDD + VSS ) − VSS = VDD in quanto –VSS = 0
R1 + R2 R1 + R2
La tensione al nodo di source VS è
VS = IDSR3-VSS = IDSR3
Infine la tensione al nodo di drain VD è
VD = VDD - IDSRD
Dunque
R2
VGS = VG – VS = VDD - IDSR3
R1 + R2
VDS = VD – VS = VDD - IDSRD - IDSR3 = VDD – (RD+R3)IDS
ed inoltre utilizzo l’equazione della corrente nel MOSFET-n
K
IDS = n (VGS-VT)2(1+ λ VDS)
2
Dal momento che si desidera che il MOSFET funzioni come amplificatore, esso dovrà lavorare in
zona di saturazione, cioè dovranno essere soddisfatte le condizioni:
VGS ≥ VT 
 
V DS ≥ VGS − VT 
Corrente erogata dai generatori di polarizzazione:
Questo passaggio non è richiesto dal progetto, però è interessante effettuarlo per poi valutare la
potenza dissipata in polarizzazione dal mio amplificatore.
Oltre a IDS che scorre in M1, i generatori di polarizzazione erogano la corrente I12 che scorre nelle
resistenze R1, R2, data da:
VDD + VSS V DD
I 12 = =
R1 + R2 R1 + R2
quindi la corrente IT erogata dai generatori è
VDD
IT = IDS + I12 = IDS +
R1 + R2
6

7. Circuito equivalente di piccolo segnale:
Il circuito equivalente di piccolo segnale è ottenuto dalla linearizzazione attorno al punto di
polarizzazione del circuito del testo, quindi bisognerebbe conoscere il punto di lavoro di M1 per
poter essere sicuri che si trovi in zona di saturazione. A questo punto del progetto però non ho
questa informazione e l’unica alternativa possibile è ipotizzare che M1 si trovi in zona di
saturazione. Supponiamo inoltre che la frequenza operativa fi (che stimerò successivamente) del
segnale di ingresso sia tale da ritenere i condensatori di disaccoppiamento dei corto circuiti, mentre
quelli parassiti dei circuiti aperti (ipotesi di centro banda).
Sotto tali ipotesi, che andranno verificate nel seguito, il circuito equivalente per piccolo segnale è il
seguente:
La resistenza R3 è stata rimossa, in quanto cortocircuitata dal condensatore C3 da ipotesi su
frequenza di lavoro.
Ulteriori semplificazioni sono possibili in tale circuito: dato che nel MOSFET i terminali di source
e di body sono cortocircuitati tra loro, si ha vbs = 0 e quindi il generatore controllato
eroga corrente nulla; questo significa che esso è l’equivalente di un circuito aperto,
pertanto può essere eliminato dal circuito.
R1 R2
Inoltre Rin = R1//R2 =
R1 + R2
1 Ro R D
e Rout = //RD = Ro//RD =
go Ro + R D
A seguito di tali considerazioni il circuito per piccolo segnale diviene
7

8. Calcolo del guadagno di tensione:
Riferendomi a questo circuito, posso calcolarmi la tensione tra gate e source, applicando la regola
del partitore di tensione
Rin
vgs = V2
Rin + RS
e la tensione sul gate
Rout R L
vout = -gmvgs(Rout//RL) = -gmvgs
Rout + RL
dalla quale, sostituendo l’espressione di vgs ricavata sopra,
 R in  Rin Rout RL
vout = -gm 
 R +R V2  (Rout//RL) = -gm
 V2
 in S  Rin + RS Rout + RL
Il guadagno di tensione è
vo v  R in  Rin Rout R L
Av = = out = -gm 
 R +R   (Rout//RL) = -gm
vi V2  in S  Rin + RS Rout + RL
Conversione delle specifiche:
Le informazioni ricavate finora sono utili a convertire le specifiche in equazioni da risolvere.
Valutiamo la resistenza di uscita: avevo calcolato
Ro R D
Rout = Ro//RD =
Ro + R D
solitamente Ro >> RD quindi, ipotizzando che valga tale relazione (che dovrò verificare in seguito)
essa diventa
Ro R D R R
Rout = ≈ o D ≈ RD
Ro + R D Ro
RD RL
e sotto tali condizioni si ha Rout//RL ≈ RD//RL =
RD + RL
Per le specifiche sulla resistenza di ingresso Rin ≥ 200 k e dall’equazione ricavata
R1 R2
Rin = R1//R2 = impongo arbitrariamente e per semplicità di calcoli R1 = R2 = R, quindi la
R1 + R2
R2 R
specifica viene tradotta in Rin = = ≥ 200 k e quindi R1 = R2 = R ≥ 400 k
2R 2
8

9. Esaminando il guadagno di tensione, avevo ricavato
 R in  Rin RD RL
Av = -gm 
 R +R   (Rout//RL) ≈ -gm
 in S  Rin + RS R D + RL
per via dell’approssimazione introdotta sopra.
Inoltre, sempre dalle specifiche di progetto, RS = 50 , Rin ≥ 200 k , quindi Rin >> RS; RS diventa
trascurabile rispetto a Rin e l’espressione del guadagno si riduce a:
R RD RL R R
Av ≈ -gm in ≈ -gm D L o, analogamente, Av ≈ -gm RD//RL
Rin RD + RL RD + RL
Imponendo un valore a RD ricaverei gm e, da esso, potrei proseguire per determinare intanto IDS e
VGS.
Per semplicità di calcoli, impongo arbitrariamente RD = RL
2
R R
Av ≈ -gm L ≈ -gm L
2 RL 2
− 2 Av − 2(−9) 18 9
da qui gm ≈ e, sostituendo i valori del testo, risulta gm ≈ . 3 ≈ . 4 ≈ mS
RL 50 10 5 10 25
2 I DS 9 5.104
che posso imporre nell’equazione gm = ≈ mS ⇒ VGS-VT = IDS
VGS − VT 25 9
questo valore lo posso sostituire nell’equazione della corrente nel MOSFET-n
K
IDS = n (VGS-VT)2(1+ λ VDS) per ricavarmi il valore di IDS
2
considerando che λ = 0.01 V-1 e VDS ≤ VDD+VSS ⇒ VDS ≤ 17 V , in questo progetto λVDS = 0.17
pertanto non è trascurabile rispetto ad 1. Se impongo l’ulteriore vincolo più restrittivo VDS ≤ 10 V
stavolta risulterà λVDS << 1 , pertanto l’equazione della corrente IDS si ridurrà a
K
IDS ≈ n (VGS-VT)2 dalla quale, sostituendo i valori., sono in grado di ricavarmi il valore di IDS
2
. 4
100 10 −6 5 10
.
K 2500 . 6. 2 2500 . 2
IDS ≈ n (VGS-VT)2 ≈ ( IDS)2 ≈ 50.10-6. 10 IDS ≈ 50. IDS ⇒
2 2 9 81 81
125000 . 81
dividendo per IDS ⇒ 1 ≈ IDS ⇒ IDS ≈ ≈ 648 µA
81 125000
Verifica delle approssimazioni introdotte e delle ipotesi assunte:
Conoscendo la corrente IDS si può verificare se è rispettata la condizione Ro >> RD usata in
precedenza. La formula per il calcolo di Ro è
1 + λ V DS 1
Ro = ≈ (avendo già supposto λVDS << 1)
λ I DS λ I DS
risulta Ro ≈ 154 k che non è affatto >> RD (che avevo supposto fosse 50 k ); devo quindi
procedere con un diverso dimensionamento di RD.
9

10. Provando prima con RD = 10 k e poi con RD = 100 k (i calcoli non sto a riportarli dato che sono
analoghi a quelli già svolti), in nessuno di questi due casi riesco a soddisfare la condizione su Ro >>
RD. Ordini di grandezza superiori od inferiori per RD sono discutibili come scelta progettuale, ma in
ogni caso non riuscirei lo stesso a soddisfare la condizione su Ro.
Il testo riporta che, nel caso in cui il progetto non risulti possibile, si potranno variare nell’ordine i
seguenti parametri: Kn, VDD, RL, Av.
Provvedo quindi a prendere un valore differente per Kn e rifaccio i calcoli.
Col fatto che possiamo considerare Kn inversamente proporzionale a IDS, la quale a sua volta è
all’incirca inversamente proporzionale a Ro (se consideriamo valida l’approssimazione λVDS << 1),
Kn lo possiamo considerare direttamente proporzionale a Ro
Per avere una Ro >> RD, potrei rimettermi nell’ipotesi di prendere RD = RL (= 50 k del testo) ed
imporre quindi di riuscire ad ottenere una Ro >> 50 k ≥ 500 k
Il precedente calcolo, con Kn = 100 µA/V2 e con l’ipotesi RD = RL aveva fornito il non accettabile
risultato Ro ≈ 154 k ; per riuscire ad ottenere una Ro ≥ 500 k (che è un valore circa 3.25 volte
superiore al precedente), dovrei avere un Kn anch’esso circa 3.25 volte superiore a quello fornito dal
testo. Per essere più sicuro (devo considerare anche la non perfetta proporzionalità diretta tra Kn e
Ro), prendo Kn = 350 µA/V2. Mi rimetto nell’ipotesi RD = RL e ripeto i calcoli.
Stavolta risulta:
9 5.104
gm ≈ mS ⇒ VGS-VT = IDS come sopra
25 9
K
IDS = n (VGS-VT)2(1+ λ VDS) ≈ (imponendo VDS ≤ 10 V e trascurando quindi λ VDS come prima)
2
. 4
350 10 −6 5 10
.
K 2500 . 6. 2 2500 . 2
≈ n (VGS-VT)2 ≈ ( IDS)2 ≈ 175.10-6. 10 IDS ≈ 175. IDS ⇒
2 2 9 81 81
437500 . 81
dividendo per IDS ⇒ 1 ≈ IDS ⇒ IDS ≈ ≈ 185 µA
81 437500
5.104 5.104 . . -6
inoltre VGS-VT = IDS ≈ 185 10 ≈ 1.03 V
9 9
Il testo fornisce il valore di VT = 1 V ⇒ VGS ≈ 2.03 V
Come avevo già verificato, fissando già a priori un valore di Ro ≥ 500 k
1 + λ V DS 1
Ro = ≈ (avendo già supposto λVDS << 1)
λ I DS λ I DS
Ro ≈ (185.10-8)-1 ≈ 540 k ( >> RD = RL = 50 k )
Anche se non è espressamente richiesto dal testo, calcolo la potenza dissipata in polarizzazione dal
mio amplificatore.
Dalla specifica sulla resistenza di ingresso avevo ricavato R1 = R2 = R ≥ 400 k , posso quindi
fissare arbitrariamente R1 = R2 = 400 k .
Con questo dimensionamento di R1 e R2 risulta una potenza
 VDD   17 
PT = ITVDD =  I DS +
  VDD = 185. 10 -6 + . 5  17 = 3.5 mW

 R1 + R 2   8 10 
Adesso provvedo a soddisfare le condizioni di polarizzazione del MOSFET-n M1, cioè sostituisco i
valori numerici a
R2 R V
• VGS = VG – VS = VDD - IDSR3 = VDD - IDSR3 = DD - IDSR3
R1 + R2 2R 2
10

11. avevo calcolato VGS ≈ 2.03 V ⇒ 2.03 ≈ 8.5 - 185.10-6. R3 ⇒ R3 ≈ 35 k
• VDS = VD – VS = VDD - IDSRD - IDSR3 = VDD – (RD+R3)IDS = 17 – (RD+35.103).185.10-6
Sto imponendo al MOSFET di lavorare in condizioni di saturazione, cioè devono essere verificate
le seguenti disuguaglianze:
VGS ≥ VT  2.03 ≥ 1 
  cioè  
V DS ≥ VGS − VT  VDS ≥ 1.03
La condizione su VGS è rispettata, quella su VDS la impongo nella formula
VDS = 17 – (RD+35.103).185.10-6 ≥ 1.03 per ricavare la condizione su RD; risulta RD ≤ 51 k e,
prendendo RD = RL = 50 k come avevo assunto, viene garantita la zona di saturazione del
MOSFET-n con una tensione
VDS = 17 – (RD+35.103).185.10-6 = 17 – (50+35) .103.185.10-6 = 1.275 V
Tale tensione, oltre a garantire che il MOSFET sta lavorando in zona di saturazione, mi rispetta
anche il vincolo VDS ≤ 10 V che avevo introdotto per rendere λVDS << 1
Ipotesi di centro banda e relativa verifica:
L’unica ipotesi non ancora verificata è quella di centro banda fatta per ricavare il circuito
equivalente per piccolo segnale. Si deve verificare che, alla frequenza operativa, le reattanze
capacitive di CS, C1, C3 siano tali da poter essere trascurate rispetto alle resistenze viste ai loro capi.
Per quanto riguarda le capacità, bisogna tener conto che il minimo valore che i condensatori
possono assumere deve essere tale da garantire che la frequenza di taglio sia uguale alla frequenza
di lavoro.
Per il calcolo della frequenza di taglio inferiore utilizzo il metodo delle costanti di tempo,
assumendo una frequenza operativa del segnale in ingresso fi = 10 kHz.
La pulsazione di taglio inferiore la ricavo dalla relazione
1. n . 1
ωL = ∑ R
C i =1 Ci
Calcolando le resistenze equivalenti RCi viste dai condensatori ai loro capi, si ottengono i seguenti
valori:
RCs = RS + R1//R2 ≈ R1//R2 ≈ 200 k
RC1 = RL + RD//ReqD ≈ RL + RD// Ro ≈ (siccome Ro >> RD) ≈ RL + RD ≈ 100 k
1
RC3 = R3//ReqS = ≈ (dal fatto che Ro >> di tutte le altre
1 RL // RD (1 + g m Ro ) 1
+ gm − +
R3 Ro ( Ro + RL // RD ) Ro
1
grandezze) ≈ ≈ 2.57 k
1
+ gm
R3
11

12. n n
1. . 1 1 . . 1
Sostituendo questi valori nella relazione ωL =
C
∑
i =1 RCi
⇒ C=
ωL
∑
i =1 RCi
si ottiene la
capacità minima utilizzabile per il progetto.
1 . n . 1 1 . 3 . 1 1  1 1 1 
C= ∑ R = 2Πf ∑ R ≈ 2Π .10 4  2.10 5 + 10 5 + 2.57 .10 3  ≈ 6.4 nF
ω L i =1 i =1  
Ci L Ci
Capacità superiori a questa sono sufficienti a soddisfare la suddetta condizione; per cautelarmi dalle
approssimazioni introdotte decido di utilizzare capacità di 100 nF.
Verifichiamo che effettivamente la loro reattanza è nulla alla frequenza di lavoro scelta:
prendendo CS = C1 = C3 = C = 100 nF ed una frequenza operativa del segnale di ingresso
1 1
fi = 10 kHz si ha XCS = XC1 = XC3 = = ≈ 159.2
2ΠfC 2Π ⋅ 10 4 ⋅ 10 −7
CS è in serie con la resistenza RS + Rin ≈ Rin ≈ 200 k >> 159.2 , quindi XCS è sicuramente
trascurabile.
C1 è in serie con la resistenza RL + Rout ≈ 50 k + 50 k ≈ 100 k >> 159.2 , quindi XCS è
sicuramente trascurabile.
C3 è in parallelo con la resistenza di source R3 e con quella data dalla resistenza equivalente di
uscita, dunque
1 1
//R3//Ro ≈ (Ro >> R3) ≈ //R3 dalla quale, sostituendo i valori ricavati,
gm gm
25000
// 35000 ≈ 2.57 k >> 159.2 , quindi XCS è sicuramente trascurabile.
9
In conclusione, anche l’ipotesi di centro banda risulta verificata.
Utilizzando tali dati , calcoliamoci la pulsazione di taglio inferiore
1. 3 . 1 1  1 1 1 
ωL = ∑ R = 10 −7  2.10 5 + 10 5 + 2.57 .10 3  ≈ 4041 rad/sec.
C i =1  
Ci
ωL
e la frequenza di taglio inferiore fL = ≈ 643 Hz.
2Π
Quadro sinottico:
Ultimi calcoli:
R2
VG = V DD = 8.5 V
R1 + R2
VS = IDSR3 ≈ 6.47 V
VD = VDD - IDSRD ≈ 7.75 V
VDD
I 12 = ≈ 21 µA
R1 + R2
12

13. Riassumendo si ha:
• Polarizzazione:
R1 = R2 = 400 k R3 ≈ 35 k RD ≈ 50 k
VGS ≈ 2.03 V > VT IDS ≈ 185 µA VG = 8.5 V
VDS = 1.275 V > VGS - VT VS = 6.47 V VD = 7.75 V
IR1,R2 ≈ 21 µA PT = 3.5 mW
• Piccolo segnale:
Rin = 200 k Rout ≈ 50 k
Procediamo alla simulazione:
Prima di procedere alla simulazione del circuito, col fatto che ho utilizzato un MOSFET con un
valore di Kn differente da quello del testo, è interessante ripetere il punto a) del progetto utilizzando
il modello di MOSFET che ho realmente impiegato.
L’unica cosa da cambiare nel progetto è il valore di W; col fatto che essa cresce proporzionalmente
con Kn, adesso sarà 3.5 volte superiore al valore precedente.
Imposto quindi W=2.721u e ripeto la simulazione: ottengo un valore della IDS superiore al
precedente di circa 3.5 volte.
c) Verificare con SPICE la correttezza del progetto
eseguito. Per la verifica dell’amplificazione si
scelga un segnale di ingresso con ampiezza e
frequenza opportune. Scegliere inoltre il valore
13

14. delle capacità in modo tale che la reattanza sia
trascurabile alla frequenza di lavoro.
Adesso posso realizzare con Spice il mio circuito amplificatore come richiesto. Esso è il seguente:
Riguardo la frequenza, avevo già deciso di scegliere un segnale in ingresso con fi = 10 kHz.
Per scegliere l’ampiezza, devo considerare che le tensioni in gioco saranno comprese nell’intervallo
[0V .. 17V] (lo vedo dai dati del testo, in quanto VSS=0V, VDD=17V). Il segnale di uscita dovrà
avere tensioni comprese in questo intervallo, quindi la sua ampiezza picco picco sarà di 17V;
fissando l’origine a metà di tale intervallo, l’ampiezza dall’origine al picco varrà 8.5V. Col fatto che
la specifica richiede un guadagno in modulo uguale a 9, il segnale di ingresso dovrà avere
un’ampiezza almeno 9 volte inferiore quel valore (sennò il segnale uscirebbe da quell’intervallo e
8.5
risulterebbe distorto), quindi è necessario che VAMPL <
9
Per cautelarsi ulteriormente, tenendo soprattutto conto del fatto che i modelli approssimati che ho
utilizzato sono validi per piccoli segnali, è preferibile fissare un’ampiezza almeno 10 volte più
piccola di questa; per semplicità di calcolo fisso VAMPL = 0.05V.
Questi valori li inserisco facendo doppio click sul generatore di tensione sinusoidale V2 (che è
rappresentato in Spice dal dispositivo VSIN):
VOFF=0
VAMPL=0.05
FREQ=10k
Per valutare il guadagno di tensione, effettuo una simulazione Transient con i seguenti valori:
14

15. Print Step: 20ns
Final Time: 500us
Ho lanciato la simulazione, visualizzando (in verde) la variabile V(OUT) ed aggiungendo una
traccia (dal menu Trace – Add Trace) per la variabile V(IN) (quella in rosso).
L’aspetto spigoloso del grafico è dovuto all’interpolazione lineare dei punti calcolati dal simulatore,
che sono pochi per ottenere una rappresentazione verosimile dell’andamento delle tensioni, ma sono
comunque sufficienti per garantire una precisione nei calcoli accettabile.
Come vediamo, il segnale di uscita è amplificato e sfasato rispetto a quello di ingresso: è ciò che ci
aspettavamo.
Con l’aiuto dei cursori (menu Trace – Cursor - Display) posso verificare l’altezza dei picchi e
conseguentemente valutare l’amplificazione risultante.
15

16. Notiamo che in realtà si raggiunge un’amplificazione in modulo pari a circa 8.6 anziché i 9 richiesti
(difatti in genere l’amplificazione realmente ottenuta è inferiore a quella teoricamente desiderata).
Per aumentare l’amplificazione e soddisfare così la specifica, la cosa più logica da effettuare è
incrementare il valore della resistenza di drain; a causa però del vincolo introdotto RD ≈ RL non
posso variare la RD più di tanto, di conseguenza il guadagno Av non subirà apprezzabili incrementi.
Considerando però che avevo preso un valore di Kn differente da quello richiesto dal testo (Kn = 350
µA/V2 anziché Kn = 100 µA/V2), la cosa più efficace per soddisfare la specifica su Av è prendere un
valore di Kn ancora più grande. Rifacendo i calcoli, vedo che Kn = 375 µA/V2 fa al nostro scopo.
Con questa scelta, i nuovi valori risultanti sono:
W = 2.915 µm IDS ≈ 173 µA VGS ≈ 1.96 V
Ro ≈ 568 k R3 ≈ 38 k PT = 3.3 mW
VDS ≈ 1.8 V VS ≈ 6.55 V VD ≈ 8.35 V
ωL ≈ 4013 rad/sec fL ≈ 639 Hz
tutte le altre grandezze restano invariate.
Verifichiamo il valore della frequenza di taglio col simulatore: a tale scopo è necessaria una
simulazione di tipo ACSweep per ottenere l’andamento della funzione di trasferimento in funzione
della frequenza. La tensione in ingresso ed in uscita sono dei fasori; per eseguire un’analisi di
questo tipo faccio doppio click sul generatore di tensione sinusoidale V2 (che è rappresentato in
Spice dal dispositivo VSIN) ed imposto AC=1 (questo valore indica l’ampiezza del fasore; in
questo modo, visualizzando l’andamento del modulo della tensione di uscita ottengo il grafico del
modulo della caratteristica di trasferimento).
La simulazione la faccio partire con i seguenti valori:
AC Sweep Type Decade
Pts/Decade 1000
Start Freq.: 1
End Freq.: 10meg
In questo modo imposto una scansione in frequenza di tipo logaritmico su un intervallo da 1 Hz a
10 MHz suddiviso in decadi, ciascuna comprendente 1000 punti di analisi.
Mi interessa la traccia della tensione di uscita espressa in decibel, dovrò quindi visualizzare
DB(V(OUT)).
Con l’aiuto dei cursori determino la frequenza di taglio a -3dB.
16

17. d) Valutare la ROUT dell’amplificatore e verificare
che la Ro del MOSFET è >> RL//RD.
Per calcolare la resistenza di uscita, applico un generatore di tensione ai morsetti di uscita e valuto
V
la quantità OUT .
I OUT
Il circuito in questione è il seguente:
Da esso si ricavano le seguenti relazioni:
ROUT = R’OUT//RD
VX
R’OUT =
IX
V X − VS
IX = gmVGS +
Ro
VGS = VG - VS = -VS = - IX R3
VX = Ix (RO + gm RO R3 + R3)
V 9 . -3 .
R’OUT = X = RO + gm RO R3 + R3 = 568.103 + 10 568.103 . 38.103 + 38.103 = 8376 k
IX 25
8376.10 3.50 .10 3
ROUT = R’OUT//RD = 8376 k // 50 k = = 49703
(8376 + 50) .10 3
17

18. Il valore ricavato è molto simile ai 50 k calcolati con l’analisi carta e penna; a causa delle
approssimazioni fatte era lecito aspettarsi dei valori reali leggermente diversi, ma in ogni caso non
sono così discordanti da giustificare una progettazione eseguita senza approssimazioni.
Se volessi verificare il valore della resistenza di uscita con il simulatore, collego ai morsetti di
uscita dell’amplificatore un generatore di tensione sinusoidale e faccio una simulazione di tipo
ACSweep. Il generatore che era in ingresso lo spengo.
In concreto, il circuito da simulare sarà il seguente:
I parametri del generatore sinusoidale li imposto uguali a prima:
AC=1
VOFF=0
VAMPL=0.05
FREQ=10k
La simulazione ACSweep la faccio partire con i seguenti valori:
AC Sweep Type Linear
Total Pts. 100
Start Freq.: 100
End Freq.: 10k
e visualizzo la traccia V(OUT)/I(VOUT). Con l’aiuto dei cursori ne valuto il valore, come mostra la
figura a pagina seguente.
Avevamo già calcolato Ro ≈ 568 k , RL ≈ 50 k , RD ≈ 50 k , quindi la verifica di Ro >> RL//RD è
banale ed immediata:
RL//RD = 50 k // 50 k = 25 k
568 k >> 25 k (ok, è decisamente più grande di un fattore 10).
18

19. e) Visualizzare con SPICE la caratteristica
ingresso-uscita dell’amplificatore in figura
sottostante. Verificare che intorno al punto di
lavoro scelto, la pendenza della curva è pari al
guadagno Av.
19

20. Il circuito in figura è un common source, senza resistenza di source e senza rete di polarizzazione.
Il source è a massa (VS = 0), la tensione sul gate è quella applicata in ingresso (VG = V3), la
tensione VDD è quella del testo VDD = 17 V e per la Rout avevamo ricavato un valore di circa 50 k .
Mi interessa valutare in uscita la tensione VD sul nodo di drain; essa la ricavo dalla relazione
VD = VDD - IDSRout
Utilizzo inoltre l’equazione della corrente nel MOSFET-n
K K
IDS = n (VGS-VT)2(1+ λ VDS) che posso approssimare ≈ n (VGS-VT)2
2 2
se suppongo VDS ≤ 10 V come prima.
Per far funzionare il MOSFET come un amplificatore, esso dovrà lavorare in zona di saturazione,
cioè dovranno essere soddisfatte le condizioni:
VGS ≥ VT 
 
V DS ≥ VGS − VT 
VGS = VG – VS = V3
VDS = VD – VS = VD ≤ 10 V per via del vincolo sopra imposto.
VGS ≥ VT  V 3 ≥ 1 
Il testo fornisce VT = 1 V, quindi  ⇒ 
V DS ≥ VGS − VT  V D ≥ V 3 − 1
Se V3 < 1 il MOSFET sarà interdetto, per tensioni V3 superiori il MOSFET si troverà in zona di
saturazione o in zona lineare (a seconda se è verificata o meno la seconda disequazione).
Per visualizzare tutte queste zone di funzionamento, faccio una simulazione DC Sweep con i
seguenti valori:
Swept Var. Type Voltage Source
Sweep Type Linear
Name: V3
Start Value: 0
End Value: 17
Increment: 0.01
lasciando anche il segno di spunta sul Bias Point Detail (necessario per il calcolo del punto di
lavoro).
Il grafico sottostante conferma la zona di interdizione per tensioni minori di 1 V ed in questo caso
risulta una tensione di uscita costantemente uguale a VDD = 17 V. Con l’aiuto dei cursori valuto il
valore della tensione di uscita V(OUT) = VD in funzione di quella di ingresso V3 = VG. Nel punto
(1 , 17) il grafico presenta un ginocchio e da lì in poi inizia a funzionare in zona di saturazione,
presentando per la tensione di uscita un andamento decrescente in modo pressoché lineare; sono nel
caso V(OUT) = VD ≥ V3-1
Uno di questi punti è ad esempio (1.64 , 12.673), che mostra in effetti che VD = 12.673 ≥ 1.64-1
20

21. Continuando a spostarsi verso destra nel grafico, vediamo che nel punto (2.2872 , 1.2873) c’è un
altro ginocchio: in questo punto sono al limite tra la zona di saturazione e quella lineare. La parte di
grafico a destra di questo punto rappresenta la zona lineare, cioè dove VD ≤ V3-1. Come
controprova, posso ad esempio prendere il punto (6 , 0.182) che è in questa zona e che soddisfa
0.182 ≤ 6-1
Adesso devo scegliere un punto di lavoro e verificare la pendenza della curva tangente.
Come già detto, il punto di lavoro lo devo prendere in zona di saturazione, cioè nell’intervallo
(1V .. 2.2872V). Una buona scelta è di prenderlo pressappoco a metà di questo intervallo, per avere
la massima dinamica del segnale di uscita; il punto (1.64 , 12.673) calcolato prima risulta adatto.
Per verificare la pendenza della curva di saturazione in un intorno di quel punto, approssimo tale
curva con una retta in un piccolo intervallo di cui il punto di lavoro scelto sia punto interno. In
concreto, decido di prendere come estremi dell’intervallo (1.6 , 13.18) e (1.7 , 11.86). Adesso
approssimo linearmente la curva di saturazione in questo intervallo (1.6 .. 1.7) valutandone il suo
coefficiente angolare m. Esso lo ricavo dalla formula (Y2-Y1) = m.(X2-X1)
Facendo i calcoli, X1 = 1.6, Y1 = 13.18, X2 = 1.7, Y2 = 11.86
(11.86 – 13.18) = m.(1.7 – 1.6) ⇒ m = -13.2
Dall’espressione Y = m.X + q ricavo il valore di intersezione della retta con l’asse delle ordinate:
13.18 = m.1.6 + q oppure 11.86 = m.1.7 + q ⇒ q = 34.3
Per verificare se l’approssimazione è buona, vediamo se il punto di lavoro (1.64 , 12.673) scelto
appartiene a questa retta: -13.2 . 1.64 + 34.3 = 12.652 ≈ 12.673; ottengo un’approssimazione
accettabile.
Valutiamo il guadagno Av del mio amplificatore (logicamente il guadagno non sarà più di -9 dato
che adesso ho un circuito differente rispetto al precedente).
21

22. Scelto il punto di lavoro come sopra (V3 = VIN = 1.64 , VD = VOUT = 12.673), perturbo il mio
ingresso di una piccola quantità VIN (quindi metto in ingresso al circuito un segnale V’IN = VIN +
VIN) e valuto la nuova uscita V’OUT = VOUT + VOUT.
∆VOUT
Calcolando il rapporto ottengo la mia amplificazione Av.
∆VIN
Imposto un ingresso di 1.65 V (quindi VIN = 0.01 V); facendo i calcoli (a mano o col simulatore)
otteniamo V’OUT = 12.54 (quindi VOUT = -0.133 V) e risulta un guadagno Av = -13.3
Se impostavo un ingresso di 1.66 V (quindi VIN = 0.02 V) avrei ottenuto V’OUT = 12.41 (quindi
VOUT = -0.263 V) e risulterebbe Av = -13.15
Entrambi questi guadagni sono molto prossimi al valore -13.2 calcolato facendo l’approssimazione
lineare della curva di saturazione, quindi ho dimostrato che, in un intorno del punto di lavoro scelto,
il valore m del coefficiente angolare della retta approssimante è pari al guadagno Av.
Legenda dei file SPICE allegati:
a1: risolve il punto a) del progetto, con parametri Kn = 100 µA/V2, W = 0.777 µm (quelli forniti dal
testo). Lo schema è riportato a pag. 2 e la simulazione a pag. 3.
a2: come sopra, però con parametri Kn = 350 µA/V2, W = 2.721 µm (quelli che soddisfano la
specifica teorica sul guadagno). Lo schema è riportato a pag. 2 e la simulazione a pag. 13.
a3: come sopra, però con parametri Kn = 375 µA/V2, W = 2.915 µm (quelli che realmente
producono il guadagno desiderato). Lo schema è riportato a pag. 2 e la simulazione è simile a quella
di pag. 13.
b1: risolve il successivo punto del progetto, simulazione TRAN, con parametri Kn = 350 µA/V2, W
= 2.721 µm (quelli che soddisfano la specifica teorica sul guadagno), R3 ≈ 35 k . Lo schema è
riportato a pag. 14 e la simulazione a pag. 15.
b2: come sopra, però con parametri Kn = 375 µA/V2, W = 2.915 µm (quelli che realmente
producono il guadagno desiderato), R3 ≈ 38 k .
c1: risolve il punto c) del progetto, simulazione AC, con parametri Kn = 350 µA/V2, W = 2.721 µm
(quelli che soddisfano la specifica teorica sul guadagno), R3 ≈ 35 k . Lo schema è riportato a pag.
14 e la simulazione a pag. 16.
c2: come sopra, però con parametri Kn = 375 µA/V2, W = 2.915 µm (quelli che realmente
producono il guadagno desiderato), R3 ≈ 38 k .
d1: circuito di pag. 17, risolve il punto d) del progetto.
d2: circuito di pag. 18, risolve il punto d) del progetto, simulazione in alto a pag. 19.
e: circuito in basso a pag. 19, risolve il punto e) del progetto, simulazione a pag. 21.
22