amplificateur de puissance est une notion importante de puissance

1. A l’aide d’un amplificateur de puissance, on cherche à transmettre un maximum de puissance à
une charge, généralement de faible impédance, telle un haut-parleur ou un moteur électrique.
C’est ici la notion de rendement énergétique
qui prédomine : la puissance (PE) fournie par la
commande est souvent négligeable ; la puissance
(PU) transmise à la charge provient de l’alimentation
continue qui polarise les éléments actifs internes.
Les courants mis en jeu au sein de l’étage sont
importants ; l’effet Joule qui en résulte oblige
à considérer l’échauffement des composants
et à dimensionner des systèmes de refroidisse-
ment (radiateurs, ventilateurs…)
Nous nous limiterons dans ce qui suit à la présentation d’amplificateurs de puissance de principe, réalisés
autour de transistors bipolaires. Les études envisagées seront aisément transposables à des structures plus
complexes, ou mettant en jeu des technologies plus actuelles (Étages intégrés, étages à transistors MOS,
IGBT…)
1 . Amplification de puissance en classe A
En classe A, il y a besoin d’un seul transistor pour réaliser
un étage amplificateur de signaux alternatifs.
Le transistor utilisé fonctionne dans la partie linéaire de ses
caractéristiques.
La position du point de repos sur la droite de charge
(idéalement au milieu, Cf. ci-contre), permet une excursion
importante du courant collecteur de part et d’autre sans
distorsion appréciable.
Malheureusement, la dissipation importante du transistor au
repos entraîne un piètre rendement pour ce type d’étage.
Commande Charge
Alimentation
continue
Étage de
puissance
Palim
PU
PJ
PE
vCE
iC
IC0
VCE0
0

2. 1.1 Étage à liaisons capacitives.
L’étage est de type émetteur commun.
Afin d’assurer un maximum de dynamique de sortie, le point
de repos est idéalement VCE0 = VCC/2 et IC0 = VCC/2RC.
La résistance de sortie de cet amplificateur est RC ;
en conséquence, l’adaptation des impédances impose à la
charge RU de vérifier RU ≈ RC.
Droites de charge : Au repos, le transistor « voit » une
charge RC ; sa droite de charge statique a une pente de
(-1/RC).
Par contre, pour le régime dynamique, les résistances RC
et RU ≈ RC se retrouvent en parallèle et le transistor est
effectivement chargé par RC/2 ! (Cf. schéma ci dessous)
Il s’en suit une nette différence entre la droite de charge du transistor en statique et en dynamique, ce qui provoque
une limitation de la dynamique de sortie en tension à VCC/4.
Puissances au repos.
La puissance utile est nulle (présence de C2).
En négligeant IB0, l’alimentation fournit IC0 sous VCC, soit
c
2
cc
0ccclima
R2
V
I.VP ≈=
Le transistor et RC dissipent chacun
c
2
cc
0c
cc
J
R4
V
I.
2
V
P
2
1
≈≈
Par exemple, avec VCC = 15V et RU ≈ RC = 8Ω, l’alimentation fournit une puissance de 14W en pure perte !
Puissances en régime dynamique.
Supposons la tension d’attaque uE(t) sinusoïdale et l’étage approximativement linéaire.
L’alimentation fournit un courant ondulé du type IC0 + ÎC.sin t sous la tension VCC, ce qui reste égal à VCC.IC0 en
valeur moyenne .
En classe A, l’alimentation fournit la puissance
c
2
cc
lima
R2
V
P ≈ , quelque soit le niveau des signaux traités.
La charge RU ≈ RC est soumise à la tension uS(t), dont la valeur de crête peut juste atteindre ¼ VCC (cf. plus haut)
La puissance de sortie,
u
2
S
u
R
U
P = , peut atteindre la valeur maximale
c
2
cc
u
2
cc
maxu
R32
V
R
1
.
24
V
P ≈≈
Le rendement de cet étage est ainsi
2
cc
s
c
2
cc
u
2
S
lima
u
V
U
2
R2
V
R
U
P
P
===η ; il croît avec le niveau de sortie, pour
atteindre au maximum 1/16 soit 6% environ.
Un tel étage en classe A, avec liaisons capacitives est totalement inadapté pour l’amplification de puissance !
Reprenons l’exemple numérique précédent (VCC = 15V et RU = 8Ω) : L’alimentation va fournir 14W, pour une
puissance utilisable en sortie de moins de 1W !!
C1
RCRB
C2
RU
+Vcc
0V
uE
iE
iS
uS
vCE
iC
c
cc
R2
V
Vcc/20
c
cc
R
V
Vcc
Dte de charge dynamique
Dte de charge statique
3Vcc/4
RB r
ib
gmvbe
vbe
uE uS
RC
RU
iE
Pour le régime dynamique, le
transistor voit une charge RC/2

3. 1.2 Étage à liaison par transformateur.
Un transformateur assure une isolation des composantes continues, mais il permet également de réaliser
l’adaptation des impédances en puissances, par un choix approprié de son rapport de transformation.
Le transformateur ci contre a un rapport de transformation m et il est
considéré comme idéal : m
I
I
U
U
2
1
1
2
==
Sa résistance d’entrée est
2
u
2i
u
ent
m
R
i
u
.
m
1
mi
m
u
R
2
2
2
2
1
1 ====
Le principe d’un tel étage est représenté à droite :
Le primaire du transformateur est placé au collecteur du
transistor ; son secondaire attaque la charge RU.
La résistance d’émetteur RE est nécessaire pour limiter le
courant collecteur de repos, mais elle doit être découplée pour
les signaux variables.
Nous supposerons donc le découplage parfait pour l’alternatif.
Le point de repos du transistor est, en classe A : VCE0 = VCC/2
et IC0 = VCC/(2RE)
La charge du transistor est constituée par RE en statique (repos)
et par la résistance d’entrée du transformateur chargé, soit
2
u
m
R
en dynamique.
Droites de charge.
Au repos : VCE = VCC – REIC, soit une pente de
ER
1
−
En dynamique : vce = -RU/m2
.ic
Il en découle que la pente de la droite de charge dynamique du
transistor (
U
2
R
m
− ) peut être ajustée par la valeur de m.
Nous obtiendrons ainsi les droites dynamiques (1) ou (2), selon
que
2
u
m
R
est respectivement inférieur ou supérieur à RE.
Or la puissance de sortie maximale est définie pour une
dynamique en tension et une dynamique en courant maximales,
sans déformation en régime sinusoïdal.
Il est clair que c’est le choix E2
u
R
m
R
= qui correspond à un fonctionnement optimal.
Bilan des puissances en dynamique. (régime sinusoïdal)
L’alimentation VCC fournit un courant ialim ≈ iC, ondulant autour de la valeur moyenne IC0 ; en conséquence,
Palim ≈ VCC.IC0 en moyenne.
Là encore, l’alimentation fournit une puissance indépendante du niveau des signaux variables :
E
2
cc
lima
R2
V
P ≈ .
En sortie, la puissance reçue par RU est celle fournie au primaire du transformateur (supposé parfait) :La résistance
2
u
m
R
vue du primaire est soumise à l’ondulation de vCE(t) ; cette ondulation peut atteindre une amplitude maximale
de VCC/2 à pleine puissance ; on obtient ainsi :
E
2
cc
E
2
cc
2
u
2
maxce
maxu
R8
V
R
8
V
m
R
2
Vˆ
P ===
RUu2u1
i1 i2
C1
C1
uE
uS
VCC
m
RE
0V
RU
vCE
iC
Vcc/20
E
cc
R
V
Vcc
Dte de charge dynamique (1)
Dte de charge statique
IC0
Dte de charge dynamique (2)

4. Le rendement, dans cette hypothèse, atteint 25% au maximum ; ça n’est toujours pas satisfaisant.
La conclusion qui s’impose sur la classe A est la suivante :
Les étages amplificateurs sont de structure simple et apportent très peu de distorsion ; par contre, leur rendement
médiocre provient essentiellement de leur forte dissipation thermique .
2 . Amplification de puissance en classe B.
En classe B, un transistor est polarisé avec un courant collecteur nul au repos.
Pour qu’il en soit ainsi, on polarise ce transistor à VBE0 = 0.
Si on superpose un signal vbe (t) alternatif, seule l’alternance
positive est susceptible de débloquer le transistor et d’être traitée
en amplification.
En conséquence, un amplificateur de signaux alternatifs en classe B
doit comporter 2 transistors complémentaires (NPN + PNP),
chacun d’entre eux se chargeant d’une alternance des signaux.
Energétiquement parlant, un étage classe B semble plus intéressant
qu’un étage en classe A, car la dissipation au repos est nulle.
Au rang des inconvénients, il faut 2 transistors complémentaires,
ainsi qu’une alimentation symétrique.
En fonctionnement, l’attaque peut s’effectuer sur les bases des
2 transistors par liaison directe ; il en est de même pour la liaison
avec la charge RU ; ceci va rendre apte l’étage push-pull au
traitement des signaux continus ou lentement variables.
Action d’une tension de commande alternative uE(t).
En négligeant le seuil de conduction des transistors, nous
aurons :
- si uE > 0 : T1 conduit, T2 est bloqué et uS(t) ≈ uE(t).
- si uE < 0 : T2 conduit, T1 est bloqué et uS(t) ≈ uE(t).
Ce type d’étage n’amplifie donc pas en tension.
Par contre, le courant d’entrée pouvant s’identifier à un courant
de base et le courant de sortie à un courant de collecteur, on
peut aisément prévoir une forte amplification en courant.
(Souvent T1 et T2 sont des configurations Darlington)
En réalité, le seuil de conduction des transistors interdit
tout déblocage de l’un d’eux si – 0,6V < uE < + 0,6V.
Il en résulte une distorsion de raccordement de uS,
sensible à faible niveau, ainsi qu’une perte d’amplitude
de 0,6V environ. (voir ci-dessous)
Ru
Vcc
Vcc
T1
T2
Etage push-pull de
principe au repos
0
0
0
RU
Vcc
T1
Transistor NPN polarisé
en classe B
0
0
Ru
Vcc
Vcc
T1
T2
uE
uS
iSiE
Etage push-pull :
fonctionnement
0s 0.5ms 1.0ms 1.5ms
V(in) V(out)
0V
-3.5V
3.5V
uE
uS
Distorsion de raccordement en classe B

5. Étude énergétique de l’étage push-pull, en régime sinusoïdal.
Afin de simplifier le calcul, nous idéalisons les transistors : Seuil de conduction nul et tension collecteur-émetteur
nulle en régime de saturation.
Dans ces conditions, uE(t) = uS(t) ; nous exprimerons toutes les puissances en fonction de la tension de sortie
efficace US.
Puissance de sortie Trivialement :
u
2
S
u
R
U
P =
Puissance fournie par les alimentations
Chaque alimentation fournit le courant de sortie
pendant une alternance de uE (Cf. ci-contre)
Chaque alimentation fournit la même puissance
moyenne :
Palim = Palim1 + Palim2 = 2Palim1
soit
π
== S
cc1limacclima
Iˆ
V2i.V2P
et comme
u
S
u
S
S
R
U
2
R
Uˆ
Iˆ == ,
u
S
cc
u
S
cclima
R
U
V9,0
R
U
V
22
P ≈
π
=
Puissance dissipée par les transistors.
C’est évidemment la différence Palim – Pu ; chaque transistor dissipe la même puissance moyenne (fonctionnement
complémentaire sur 50% du temps).
PT = PT1 + PT2 = 2PT1 = Palim - Pu soit −
π
==
2
UV2
.
R
U
PP Scc
u
S
2T1T
PT1 (ou PT2) est une fonction parabolique de
US ; sa dérivée
u
S
u
cc
S
1T
R
U
R
V2
dU
dP
−
π
=
s’annule en ccS V
2
U
π
= ≈ 0,45VCC
La puissance PT dissipée par les transistors
y passe par un maximum
u2
2
cc
maxT
R
V2
P
π
= .
Ci-contre, on a tracé les évolutions de ces
puissances avec US, pour VCC = 15V et RU = 8Ω
Rendement
cc
s
lima
u
V
U
.
22P
P π
==η
Le rendement d’un étage classe B augmente
proportionnellement au niveau de sortie :
A pleine puissance (
2
V
U cc
maxs = ) , le rendement théorique peut atteindre /4 ≈ 0,785
(Rem : Au point où PT est maximale (US ≈ 0,45VCC) , PT = PU = Palim/2 et le rendement est de 50% !)
0s 0.5ms 1.0ms 1.5ms
I(V2)* V(V2:-)
0W
500mW
-I(V1)* V(V1:+)
-100mW
500mW
SEL>>
Palim1(W)
Palim2(W)
Pu
Palim
Pt
Evolution des puissances dans un étage classe B

6. Réduction de la distorsion de raccordement.
Il existe diverses solutions ; on cite les 2 plus classiques :
• Pré polarisation des bases.
Dans la structure ci-contre, les diodes D1 et D2 conduisent ;
Raj est ajustée de telle sorte que les 2 transistors soient à la
limite de la conduction : VBE0 ≈ 0,6V et IC0 ≈ 0, tout en
maintenant iS = 0 au repos.
• Attaque par un préamplificateur, avec contre-réaction.
Si aucun des transistors ne conduit,
l’amplificateur opérationnel est sans
contre-réaction ; il part donc en saturation
(haute ou basse selon le signe de = u
+
- u
-
)
ce qui débloque un des transistors et ramène
le préamplificateur en régime linéaire.
Ce dispositif permet d’obtenir un gain en
tension positif.
3 . Amplification en classe C.
L’amplification de puissance en classe C se rencontre dans les étages terminaux des émetteurs radiofréquences.
L’amplificateur travaille à fréquence quasiment constante (la porteuse de l’onde émise).
On y utilise un transistor polarisé à VBE0 ≤ 0, et chargé par
un circuit accordé tel que représenté à droite.
Une source uE attaque l’étage en régime sinusoïdal de
fréquence f0 fixe.
L’inductance LC (« self de choc ») permet à Vp d’imposer
VBE0 < 0 au repos ; elle se comporte comme un interrupteur
ouvert pour les signaux variables injectés par la source uE.
(Dans certains cas VP n’existe pas)
Le circuit résonnant est accordé sur la fréquence f0 du signal uE.
La sélectivité du circuit résonnant est supposée élevée (> 10).
Ru
Vcc
Vcc
T1
T2
uE
uS
iSiE
R
R
D1
D2
Raj
Ru
Vcc
Vcc
T1
T2
uE uS
iS
iE = 0
R1
R2
L
C1
C
RU
+Vcc
0V
LC
VP
uE
uS
iC

7. Cette polarisation du transistor et telle qu’il n’est débloqué que sur une faible partie de l’alternance positive de
uE(t). Le courant collecteur est ainsi formé d’une succession de calottes de sinusoïdes, de fréquence f0.
Le circuit résonnant, commandé par ce courant, et accordé sur f0, extrait le fondamental de iC(t) , permettant ainsi
l’alimentation de la charge RU sous une tension uS(t) quasiment sinusoïdale, et de fréquence f0, identique à celle de
la source.
On donne ci dessous des résultats de simulation pour VP =0V, uE d’amplitude 0,9V et de fréquence ≈ 1MHz ; les
paramètres du circuit sélectif sont L = 10µH, C = 2,2nF et RU = 500Ω.
On peut observer une amplification en tension de l’ordre de 3, ainsi qu’une durée de conduction du transistor un
peu inférieure au tiers de la période.
Dans la mesure où le circuit résonnant est très sélectif (Q > 10), son impédance se ramène à R pour le fondamental
iC1 de iC, et pratiquement à 0 pour les autres composantes spectrales de iC.
On en déduit que la puissance reçue par RU est :
2
IˆR
IRP
2
1cu2
1cuu == où Ic1 est la valeur efficace du fondamental
de iC(t) et ÎC1 est sa valeur de crête.
Pendant ce temps, l’alimentation VCC fournit la puissance ccclima IVP = , où CI est la valeur moyenne de iC(t).
Le rendement de l’étage s’écrit
ccc
2
1cu
lima
u
IV
IR
P
P
==η est ainsi étroitement lié au rapport entre le fondamental et
la valeur moyenne de iC(t) ; le calcul de ces grandeurs sort du cadre de ce document.
Si on appelle a la fraction du temps correspondant à la conduction du transistor (a ≈ 0,3 dans l’exemple précédent),
on obtient l’évolution ci-dessous pour le rendement à puissance maximale de sortie :
Rem : - Pour a = 0,5 , on retrouve max ≈ 0,785, c’est à dire le fonctionnement en classe B.
- Pour a < 0,2, max > 95%, ce qui montre l’excellence du rendement d’un tel étage.
Time
7.00us 7.50us 8.00us 8.50us 9.00us 9.50us 10.00us6.72us
IC(Q1)
0A
20mA
28mA
SEL>>
V(in) V(S+)- V(S-)
-3.0V
0V
3.0V
uE
uS
iC