1. INSTITUTO TECNOLÓGICO DE TUXTLA GUTIÉRREZ
ASIGNATURA: Arquitectura de las Computadoras
CATEDRÁTICO: Walter Torres Robledo
ALUMNO: Carlos Enrique Trujillo Paz
TAREA: Unidad 1.1
1.1 Modelos de arquitecturas de cómputo.
1.1.1 Clásicas.
1.1.2 Segmentadas.
1.1.3 De multiprocesamiento.
Tuxtla Gutiérrez a 08 de septiembre de 2010

2. MODELOS DE ARQUITECTURAS DE CÓMPUTO.
1.1.1 CLÁSICAS.
Estas arquitecturas se desarrollaron en las primeras computadoras
electromecánicas y de tubos de vacío. Aun son usadas en
procesadores empotrados de gama baja y son la base de la mayoría
de las arquitecturas modernas.
Arquitectura Mauchly-Eckert (Von Newman)
Esta arquitectura fue utilizada en la computadora ENIAC. Consiste en
una unidad central de proceso que se comunica a través de un solo
bus con un banco de memoria en donde se almacenan tanto los
códigos de instrucción del programa, como los datos que serán
procesados por este.
Esta arquitectura es la más empleada en la actualidad ya, que es muy
versátil. Ejemplo de esta versatilidad es el funcionamiento de los
compiladores, los cuales son programas que toman como entrada un
archivo de texto conteniendo código fuente y generan como datos de
salida, el código maquina que corresponde a dicho código fuente (Son
programas que crean o modifican otros programas). Estos datos de
salida pueden ejecutarse como un programa posteriormente ya que se
usa la misma memoria para datos y para el código del programa.
Figura 1: Diagrama a bloques de la arquitectura Von Newman.

3. La principal desventaja de esta arquitectura, es que el bus de datos y
direcciones único se convierte en un cuello de botella por el cual debe
pasar toda la información que se lee de o se escribe a la memoria,
obligando a que todos los accesos a esta sean secuenciales. Esto
limita el grado de paralelismo (acciones que se pueden realizar al
mismo tiempo) y por lo tanto, el desempeño de la computadora. Este
efecto se conoce como el cuello de botella de Von Newman.
En esta arquitectura apareció por primera vez el concepto de
programa almacenado. Anteriormente la secuencia de las operaciones
era dictada por el alambrado de la unidad de control, e cambiarla
implicaba un proceso de recableado laborioso, lento(hasta tres
semanas) y propenso a errores. En esta arquitectura se asigna un
código numérico a cada instrucción. Dichos códigos se almacenan en
la misma unidad de memoria que los datos que van a procesarse, para
ser ejecutados en el orden en que se encuentran almacenados en
memoria. Esto permite cambiar rápidamente la aplicación de la
computadora y dio origen a las computadoras de propósito general.
Mas a detalle, el procesador se subdivide en una unidad de control
(C.U.), una unidad lógica aritmética (A.L.U.) y una serie de registros.
Los registros sirven para almacenar internamente datos y estado del
procesador. La unidad aritmética lógica proporciona la capacidad de
realizar operaciones aritméticas y lógicas. La unidad de control genera
las señales de control para leer el código de las instrucciones,
decodificarlas y hacer que la ALU las ejecute. [1]
Arquitectura Harvard
Esta arquitectura surgió en la universidad del mismo nombre, poco
después de que la arquitectura Von Newman apareciera en la
universidad de Princeton. Al igual que en la arquitectura Von Newman,
el programa se almacena como un código numérico en la memoria,
pero no en el mismo espacio de memoria ni en el mismo formato que
los datos. Por ejemplo, se pueden almacenar las instrucciones en bits
en la memoria de programa, mientras los datos de almacenan en 8
bits en una memoria aparte.

4. Figura 2: Diagrama a bloques de la arquitectura de Harvard
El hecho de tener un bus separado para el programa y otro para los
datos permite que se lea el código operación de una instrucción, al
mismo tiempo se lee de la memoria de datos los operados de la
instrucción previa. Así se evita el problema del cuello de botella de
Von Newman y se obtiene un mejor desempeño.
En la actualidad la mayoría de los procesadores modernos se
conectan al exterior de manera similar a la arquitectura Von Newman,
con un banco de memoria masivo único, pero internamente incluyen
varios niveles de memoria cache con bancos separados en cache de
programa y cache de datos, buscando un mejor desempeño sin perder
la versatilidad. [2]
1.1.2 SEGMENTADAS.
La segmentación (en inglés pipelining) es un método por el cual se
consigue aumentar el rendimiento de algún sistema. En hardware los
cálculos deben ser sincronizados con el reloj cada cierto tiempo para
que la ruta crítica (retardo computacional entre dos registros de reloj o
tramo con más carga) se reduzca. La ruta crítica es en realidad la
frecuencia máxima de trabajo alcanzada por el circuito. A mayor ruta
crítica (retraso entre registros) menor es la frecuencia máxima de
trabajo y a menor ruta crítica mayor frecuencia de trabajo.
Repartir o segmentar el cálculo de alguna operación hace que esa
frecuencia sea la ´optima a costa de más área para el

5. almacenamiento de los datos necesarios y de la latencia (en ciclos de
reloj * tiempo) en la salida del resultado equivalente al número de
segmentaciones realizados. La ventaja primordial de esta arquitectura
es que una vez el pipe está lleno los resultados posteriores vienen uno
tras otro cada ciclo de reloj y sin latencia extra por estar encadenados
dentro del mismo pipe. [3]
Las arquitecturas segmentadas o con segmentación del cauce buscan
mejorar el desempeño realizando paralelamente varias etapas del
ciclo de instrucción al mismo tiempo. El procesador se divide en varias
unidades funcionales independientes y se dividen entre ellas el
procesamiento de las instrucciones. Para comprender mejor esto,
supongamos que un procesador simple tiene un ciclo de instrucción
sencillo consistente solamente en una etapa de búsqueda del código
de instrucción y en otra etapa de ejecución de la instrucción. En un
procesador sin segmentación del cauce, las dos etapas se realizarían
de manera secuencial para cada una de las instrucciones, como lo
muestra la siguiente figura.
Figura 3: Búsqueda y ejecución en secuencia de tres instrucciones en
un procesador sin segmentación del cause.
En un procesador con segmentación del cause, cada una de estas
etapas se asigna a una unidad funcional diferente, la búsqueda a la
unidad de búsqueda y la ejecución a la unidad de ejecución. Estas
unidades pueden trabajar en forma paralela en instrucciones
diferentes. Estas unidades se comunican por medio de una cola de
instrucciones en la que la unidad de búsqueda coloca los códigos de
instrucción que leyó para que la unidad de ejecución los tome de la
cola y los ejecute. Esta cola se parece a un tubo donde las
instrucciones entran por un extremo y salen por el otro. De esta
analogía proviene el nombre en ingles: Pipelining o entubamiento. En
general se divide al procesador segmentado en una unidad
independiente por cada etapa del ciclo de instrucción.

6. Figura 4: Comunicación entre las unidades en un procesador con
segmentación de cauce.
Completando el ejemplo anterior, en un procesador con segmentación,
la unidad de búsqueda comenzaría buscando el código de la primera
instrucción en el primer ciclo de reloj. Durante el segundo ciclo de
reloj, la unidad de búsqueda obtendría el código de la instrucción 2,
mientras que la unidad de ejecución ejecuta la instrucción 1 y así
sucesivamente. La siguiente figura muestra este proceso.
:
Figura 5: Búsqueda y ejecución en secuencia de tres instrucciones en
un procesador con segmentación del cause
En este esquema sigue tomando el mismo número de ciclos de reloj
(el mismo tiempo), pero como se trabaja en varias instrucciones al
mismo tiempo, el número promedio de instrucciones por segundo se
multiplica. En teoría, el rendimiento de un procesador segmentado
mejora con respecto a uno no segmentado en un factor igual al
número de etapas independientes. Sin embargo, la mejora en el
rendimiento no es proporcional al número de segmentos en el cauce
debido a que cada etapa no toma el mismo tiempo en realizarse,

7. además de que se puede presentar competencia por el uso de
algunos recursos como la memoria principal. Otra razón por la que las
ventajas de este esquema se pierden es cuando se encuentra un salto
en el programa y todas las instrucciones que ya se buscaron y se
encuentran en la cola, deben descartarse y comenzar a buscar las
instrucciones desde cero a partir de la dirección a la que se salto. Esto
reduce el desempeño del procesador y aún se investigan maneras de
predecir los saltos para evitar este problema.
Figura 6: Consecuencias de la competencia por un recurso
[4]
Otra aportación frecuente que aumenta el rendimiento del computador
es el fomento del paralelismo implícito, que consiste en la
segmentación del procesador (pipe-line), descomponiéndolo en etapas
para poder procesar una instrucción diferente en cada una de ellas y
trabajar con varias a la vez.
La arquitectura en pipeline (basada en filtros) consiste en ir
transformando un flujo de datos en un proceso comprendido por varias
fases secuenciales, siendo la entrada de cada una la salida de la
anterior.
Esta arquitectura es muy común en el desarrollo de programas para el
intérprete de comandos, ya que se pueden concatenar comandos
fácilmente con tuberías (pipe).
También es una arquitectura muy natural en el paradigma de
programación funcional, ya que equivale a la composición de
funciones matemáticas.

8. La arquitectura pipe-line se aplica en dos lugares de la maquina, en la
CPU y en la ALU.
Definición de pipeline:
En informática, un pipeline o tubería es un conjunto de elementos
procesadores de datos conectados en serie, en donde la salida de un
elemento es la entrada del siguiente. Los elementos del pipeline son
generalmente ejecutados en paralelo, en esos casos, debe haber un
almacenamiento tipo buffer insertado entre elementos.
En informática pipeline es sinónimo de segmentación. [5]
1.1.3 DE MULTIPROCESAMIENTO.
Modelos de Arquitectura de cómputo de multiprocesamiento.
 Disco Duro
 Unidades de E/S
 Puertos USB
 Puertos paralelos
 Procesador…..

9. Figura 7: Arquitectura del modelo de multiprocesamiento. [6]
Durante los años 70, se desarrolla un tipo nuevo de arquitectura
denominada multiproceso, en la cual se asignan tiempos a los
procesos los cuáles pueden permanecer en varios estados como
"modo espera", "modo ejecución", "modo cancelación" y "fin de
proceso". El modo multiproceso necesita de una gran cantidad de
memoria física disponible en el equipo.

10. Figura 8: Arquitectura del multiproceso [7]
Cuando se desea incrementar el desempeño más allá de lo que
permite la técnica de segmentación del cauce (limite teórico de una
instrucción por ciclo de reloj), se requiere utilizar más de un
procesador para le ejecución del programa de aplicación.
Las CPU de multiprocesamiento se clasifican de la siguiente manera:
Figura 9: Tipos de multiprocesamiento [8]

11. Figura 10: Estructura del multiprocesador
 Ventajas
 Procesamiento paralelo
 Cercanía entre CPUs permite altas tasas de transferencia
de datos.
 Desventajas
 No todo es paralelizable
 Problemas de coherencia de memoria local con memoria
principal
Figura 11: Estructura de interconexión. [9]
www.uned.ac.cr/videoconferenci/.../clase5.ppt

12. Multiprocesamiento
Procesadores vectoriales – Son computadoras pensadas para aplicar
un mismo algoritmo numérico a una serie de datos matriciales, en
especial en la simulación de sistemas físicos complejos.
Sistemas SMP (Simetric Multi Procesesors) – Varios procesadores
comparten la misma memoria principal y periféricos de I/O,
Normalmente conectados por un bus común. [10]

13. CUESTIONARIO
1.- ¿Cuales son los tipos de modelos de arquitectura de cómputo??
Son clásicas, segmentadas y de multiprocesamiento.
2.- ¿En donde fue utilizada la arquitectura de Von Newman?
En la computadora ENIAC
3.- ¿En qué consiste la arquitectura Mauchly-Eckert?
Consiste en una unidad central de proceso que se comunica a través
de un solo bus con un banco de memoria.
4.-Menciona una desventaja de la arquitectura Mauchly-Eckert.
Es que el bus de datos y direcciones único se convierte en un cuello
de botella por el cual debe pasar toda la información que se lee de o
se escribe a la memoria, obligando a que todos los accesos a esta
sean secuenciales.
5.- ¿En donde fue que surgió la arquitectura de Harvard?
Surgió en la universidad del mismo nombre, poco después de que la
arquitectura Von Newman apareciera en la universidad de Princeton.
6.- ¿Qué es la segmentación?

14. Es un método por el cual se consigue aumentar el rendimiento de
algún sistema.
7.- ¿Cuál es la función de la arquitectura segmentada?
Buscan mejorar el desempeño realizando paralelamente varias etapas
del ciclo de instrucción al mismo tiempo.
8.- ¿Que es el pipeline?
Es un conjunto de elementos procesadores de datos conectados en
serie, en donde la salida de un elemento es la entrada del siguiente.
9.- ¿Cuales son los Modelos de Arquitectura de cómputo de
multiprocesamiento?
Son los siguientes:
• Disco Duro
• Unidades de E/S
• Puertos USB
• Puertos paralelos
• Procesador…..
10.- ¿Qué son los procesadores vectoriales?
Son computadoras pensadas para aplicar un mismo algoritmo
numérico a una serie de datos matriciales, en especial en la
simulación de sistemas físicos complejos.

15. Referencias bibliográficas
1.- http://www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r49114.PDF
2.- http://www.scribd.com/doc/19083598/ARQUITECTURA-DE-COMPUTADORAS
3.- http://www.cs.cinvestav.mx/Estudiantes/TesisGraduados/2009/tesisNidiaCortez.pdf
4.- http://antares.itmorelia.edu.mx/~mfraga/arqui/apuntes%20unidad%201.pdf
5.- http://www.slideshare.net/yesyduc10/modelos-de-arquitecturas-de-computo
6.- www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r14450.DOC
7.- http://www.informaticamoderna.com/Arq_comp.htm#mulp
8.- http://www.scribd.com/doc/36376144/Arquitectura-de-Computadoras
9.- www.uned.ac.cr/videoconferenci/.../clase5.ppt
10.- http://antares.itmorelia.edu.mx/~mfraga/arqui/unidad1.pdf