1. Detección y control de errores Transmisión síncrona y asíncrona

3. Transmisión asíncrona Como cada carácter se trata como una entidad independiente, lo normal es incluir un bit adicional dentro de cada carácter transmitido. Este bit se conoce como bit de paridad.

4. Transmisión síncrona Para este tipo de transmisión, para determinar los posibles errores, debe considerarse toda la trama. Como el contenido de una trama puede ser grande, se incrementa la probabilidad de que mas de un bit se haya alterado, por lo que se requiere un método de verificación de errores más complejo. Los métodos necesarios pueden ser de diferentes tipos pero en general, el dispositivo transmisor calculará una secuencia de dígitos para la verificación de errores con base en el contenido de la trama que se está transmitiendo y concatenará dicha secuencia al final de la trama.

5. Durante la transmisión de la trama, el receptor puede recalcular un nuevo conjunto de dígitos para verificación de errores con base en el contenido de lo que recibió y al recibir el carácter o byte de fin de trama, puede comparar dicho conjunto con los dígitos de verificación transmitidos; si no son iguales habrá ocurrido un error.

6. Detección de errores Durante la transmisión de datos entre dos DTE es común que las señales eléctricas que representan el flujo de bits transmitido sufran cambios debido a ciertas causas. Para asegurar que la información recibida en un DTE tenga una alta probabilidad de ser idéntica a la que envío el DTE transmisor, el receptor debe contar con algún mecanismo que le permita deducir con suficiente probabilidad, cuando la información recibida tiene errores.

16. Verificación de suma de bloque Cuando se transmiten bloques de caracteres, es mayor la probabilidad de que un carácter (y por lo tanto un bloque) contenga un error de bit: tasa de errores de bloque. Al estar transmitiendo bloques de caracteres (tramas), podemos lograr una extensión en la capacidad de detección de errores, mediante un conjunto adicional de bits de paridad calculado a partir del bloque completo de caracteres de la trama. El conjunto de elementos de paridad es el siguiente:

18. Carácter de Verificación de Bloque (BCC- Block Check Character )

19. Con la verificación de suma de bloque mejora significativamente la detección de errores de transmisión, pero aún persiste un problema. Si bien, dos errores de bit en un carácter no serán detectados por la verificación de paridad de fila, si serían detectados por la verificación de paridad de columna correspondiente. Esto sólo si no ocurre dos errores de bit en la misma columna simultáneamente.

23. Verificación de redundancia cíclica Cuando se presentan ráfagas de errores se utilizan este método. Una ráfaga de errores comienza y termina con un bit erróneo, aunque los bits intermedios puedan estar o no alterados. Ráfaga de errores : es el número de bits entre dos bits erróneos sucesivos, comprendidos los dos bits incorrectos, siempre y cuando el último bit erróneo de una ráfaga y el primer bit erróneo de la siguiente ráfaga esté separado por B o más bits correctos, donde B es la longitud de la ráfaga de errores.

27. El método utilizado en la generación de la FCS/CRC es el que se muestra a continuación. Considere: M(x) : un número de k bits (dividendo-mensaje). G(x) : un polinomio generador de n+1 bits (divisor-generador). R(x): un número de n bits tal que k>n (residuo – CRC)

31. Transmisión

32. Recepción

33. Transmisor

34. Receptor