SlideShare ist ein Scribd-Unternehmen logo
1 von 3
INSTITUTO UNIVERSITARIO POLITECNICO
«SANTIAGO MARIÑO»
EXTENSION PORLAMAR
ASIGNATURA : ELECTRÓNICA DIGITAL
Diseño de un Codificador
Bachiller:
Frank Estaba C.I:24.597.548
Porlamar, 10 de julio del 2014
DISEÑO DE UN CODIFICADOR
• Un codificador es considerado como un traductor del lenguaje de la gente al lenguaje de la maquina, es decir, traduce
una entrada decimal a un numero BCD 8421.
• El diagrama lógico, en forma simplificada, de un codificador decimal a BCD se muestra en la figura 1
El codificador tiene diez entradas a la izquierda y cuatro
salidas a la derecha, además puede tener una entrada activa,
que produce una única salida.
Una característica poco habitual del codificador es que no hay entrada 0. Una
entrada cero significa una salida 1111 (en D, C, B y A) que es verdadera cuando
todas las entradas del 1-9 están desconectadas. Cuando las entradas no están
conectadas, se dice que están flotando.
En la figura se presenta el diagrama de bloques y la tabla de verdad de un
codificador comercial denominado de prioridad de 10-4 líneas.
BREVE EXPLICACION
• En la figura se presenta el diagrama lógico del codificador 74147,
donde se presentan las 30 puertas lógicas que lo conforman
• Si queremos activar el 9 decimal le colocamos un nivel bajo. Esta
entrada a 0 la invierte el inversor 1, y se aplica a las puertas NOR 2
y 3, que se activan entonces, dando una salida en baja. Las puertas
NOR 4 y 5 se desactivan por la presencia de 0 en las entradas de las
puertas AND (de la 7-18) desactivadas.
• Estas puertas AND están desactivadas por los 0 de sus entradas
inferiores, producidos por la puerta NOR 6. Las puertas AND de la
(7-18) aseguran que tenga prioridad sobre las demás, la entrada
decimal correspondiente al numero mayor.
• También se dispone de codificadores con tecnología CMOS, de
donde se destaca el codificador de prioridad de 10-4
líneas 74HC147.
La primera línea de la tabla de verdad indica que no hay entrada.
Cuando todas las entradas flotan el alto, las salidas flotan en alto, lo
cual es interpretado como 0000 por los indicadores de salidas. La
segunda línea de la tabla muestra la entrada decimal 9 activada por un
nivel bajo, lo que produce LHHL en la salida. Esta salida la invierten
los cuatro inversores y en los indicadores BCD se lee 1001.
En la misma línea se muestra las entradas del 1 al 8 marcadas con X
(irrelevante). Una entrada irrelevante puede estar alta o baja. Este
codificador tiene una característica de prioridad, que activa él número
mayor que tenga una entrada en baja.
Si por ejemplo tenemos un nivel bajo en el 3 y en 8, el codificador dará
una salida en binario correspondiente al numero mayor, en este caso el
8.

Weitere ähnliche Inhalte

Was ist angesagt?

Decodificador y codificador
Decodificador y codificadorDecodificador y codificador
Decodificador y codificadorLevi Gomez
 
Diseño de un codificador
Diseño de un codificador Diseño de un codificador
Diseño de un codificador 251089luis
 
Codificadores y decodificadores
Codificadores y decodificadoresCodificadores y decodificadores
Codificadores y decodificadoresRopoga
 
Codificadoresy decodificadores
Codificadoresy decodificadoresCodificadoresy decodificadores
Codificadoresy decodificadoresalicianicolas
 
Codificación convolucional
Codificación convolucionalCodificación convolucional
Codificación convolucionalÁngel María
 
Ejercicios de Multiplexores y decodificadores
Ejercicios de Multiplexores y decodificadoresEjercicios de Multiplexores y decodificadores
Ejercicios de Multiplexores y decodificadoresBertha Vega
 
Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicaswilmer
 
Circuitos lógicos MSI TTL
Circuitos lógicos MSI TTL Circuitos lógicos MSI TTL
Circuitos lógicos MSI TTL Andres Bejarano
 
Multiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digitalMultiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digitalIsrael Magaña
 
INSTITUTO SUDAMERICANO ED
INSTITUTO SUDAMERICANO EDINSTITUTO SUDAMERICANO ED
INSTITUTO SUDAMERICANO EDEDWINDARIO
 
09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionalesErnesto Villalpando
 

Was ist angesagt? (20)

Decodificador y codificador
Decodificador y codificadorDecodificador y codificador
Decodificador y codificador
 
Diseño de un codificador
Diseño de un codificador Diseño de un codificador
Diseño de un codificador
 
Codificadores y decodificadores
Codificadores y decodificadoresCodificadores y decodificadores
Codificadores y decodificadores
 
Codificadores
CodificadoresCodificadores
Codificadores
 
Codificadoresy decodificadores
Codificadoresy decodificadoresCodificadoresy decodificadores
Codificadoresy decodificadores
 
Taype
TaypeTaype
Taype
 
decodificador
decodificadordecodificador
decodificador
 
Decodificador
DecodificadorDecodificador
Decodificador
 
Códigos
CódigosCódigos
Códigos
 
Codificador DEC-BCD
Codificador DEC-BCDCodificador DEC-BCD
Codificador DEC-BCD
 
Codificación convolucional
Codificación convolucionalCodificación convolucional
Codificación convolucional
 
Ejercicios de Multiplexores y decodificadores
Ejercicios de Multiplexores y decodificadoresEjercicios de Multiplexores y decodificadores
Ejercicios de Multiplexores y decodificadores
 
Compuertas Logicas
Compuertas LogicasCompuertas Logicas
Compuertas Logicas
 
Circuitos lógicos MSI TTL
Circuitos lógicos MSI TTL Circuitos lógicos MSI TTL
Circuitos lógicos MSI TTL
 
Clase MSI
Clase MSIClase MSI
Clase MSI
 
5.lógica combinatoria modular (1)
5.lógica combinatoria modular (1)5.lógica combinatoria modular (1)
5.lógica combinatoria modular (1)
 
Multiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digitalMultiplexores y demultiplexores en electrónica digital
Multiplexores y demultiplexores en electrónica digital
 
Compuertas logicas
Compuertas logicasCompuertas logicas
Compuertas logicas
 
INSTITUTO SUDAMERICANO ED
INSTITUTO SUDAMERICANO EDINSTITUTO SUDAMERICANO ED
INSTITUTO SUDAMERICANO ED
 
09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales09 sd capitulo vii circuitos logicos combinacionales
09 sd capitulo vii circuitos logicos combinacionales
 

Ähnlich wie Codificador decimal a BCD

Diseño de codificador
Diseño de codificadorDiseño de codificador
Diseño de codificadortheCJ
 
Diseño de un Decodificador
Diseño de un Decodificador Diseño de un Decodificador
Diseño de un Decodificador 251089luis
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agredaJeiko AO
 
Sesion contadores y registros
Sesion  contadores y registrosSesion  contadores y registros
Sesion contadores y registrosMarco Antonio
 
ELECTRONICA II- SEMANA VII-P2.pptx
ELECTRONICA II- SEMANA VII-P2.pptxELECTRONICA II- SEMANA VII-P2.pptx
ELECTRONICA II- SEMANA VII-P2.pptxAnglicaQuitoCarrin
 
DECODIFICADOR de circuitos electrónicos informática
DECODIFICADOR de circuitos electrónicos informáticaDECODIFICADOR de circuitos electrónicos informática
DECODIFICADOR de circuitos electrónicos informáticaLourdes Averanga
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agredaJeiko AO
 
Características sumadore, multiplexores, codificadores, decodificadores y muc...
Características sumadore, multiplexores, codificadores, decodificadores y muc...Características sumadore, multiplexores, codificadores, decodificadores y muc...
Características sumadore, multiplexores, codificadores, decodificadores y muc...Hector Arellano
 
DECODIFICADORES Y MULTIPLEXORES.pptx
DECODIFICADORES Y MULTIPLEXORES.pptxDECODIFICADORES Y MULTIPLEXORES.pptx
DECODIFICADORES Y MULTIPLEXORES.pptxJosLuisGarca49
 
Diseño de Decodificador
Diseño de DecodificadorDiseño de Decodificador
Diseño de Decodificadorrosimar marcano
 
PRESENTACION PROYECTO INTEGRADOR FER Y BETO
PRESENTACION PROYECTO INTEGRADOR FER Y BETOPRESENTACION PROYECTO INTEGRADOR FER Y BETO
PRESENTACION PROYECTO INTEGRADOR FER Y BETOFERBETO2009
 
Codificadoresy decodificadores
Codificadoresy decodificadoresCodificadoresy decodificadores
Codificadoresy decodificadoresalicianicolas
 
sumadores, codificadores, decodificadores,multiplexores, demultiplexores
sumadores, codificadores, decodificadores,multiplexores, demultiplexoressumadores, codificadores, decodificadores,multiplexores, demultiplexores
sumadores, codificadores, decodificadores,multiplexores, demultiplexoresreinardoCoa
 
Ejercicios combinacionales
Ejercicios combinacionalesEjercicios combinacionales
Ejercicios combinacionalesartorius1968
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionalesJonathan P C
 
Lógica combinacional codificador
Lógica combinacional codificadorLógica combinacional codificador
Lógica combinacional codificadorJhovan Mendoza
 
Electrónica digital: bloque combinacionales configuraciones reticulares multi...
Electrónica digital: bloque combinacionales configuraciones reticulares multi...Electrónica digital: bloque combinacionales configuraciones reticulares multi...
Electrónica digital: bloque combinacionales configuraciones reticulares multi...SANTIAGO PABLO ALBERTO
 
Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales iijesuseperez
 

Ähnlich wie Codificador decimal a BCD (20)

Diseño de codificador
Diseño de codificadorDiseño de codificador
Diseño de codificador
 
Diseño de un Decodificador
Diseño de un Decodificador Diseño de un Decodificador
Diseño de un Decodificador
 
Tipos de circuitos
Tipos de circuitosTipos de circuitos
Tipos de circuitos
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agreda
 
Sesion contadores y registros
Sesion  contadores y registrosSesion  contadores y registros
Sesion contadores y registros
 
ELECTRONICA II- SEMANA VII-P2.pptx
ELECTRONICA II- SEMANA VII-P2.pptxELECTRONICA II- SEMANA VII-P2.pptx
ELECTRONICA II- SEMANA VII-P2.pptx
 
DECODIFICADOR de circuitos electrónicos informática
DECODIFICADOR de circuitos electrónicos informáticaDECODIFICADOR de circuitos electrónicos informática
DECODIFICADOR de circuitos electrónicos informática
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agreda
 
Características sumadore, multiplexores, codificadores, decodificadores y muc...
Características sumadore, multiplexores, codificadores, decodificadores y muc...Características sumadore, multiplexores, codificadores, decodificadores y muc...
Características sumadore, multiplexores, codificadores, decodificadores y muc...
 
DECODIFICADORES Y MULTIPLEXORES.pptx
DECODIFICADORES Y MULTIPLEXORES.pptxDECODIFICADORES Y MULTIPLEXORES.pptx
DECODIFICADORES Y MULTIPLEXORES.pptx
 
Diseño de Decodificador
Diseño de DecodificadorDiseño de Decodificador
Diseño de Decodificador
 
PRESENTACION PROYECTO INTEGRADOR FER Y BETO
PRESENTACION PROYECTO INTEGRADOR FER Y BETOPRESENTACION PROYECTO INTEGRADOR FER Y BETO
PRESENTACION PROYECTO INTEGRADOR FER Y BETO
 
Compuertas logicas
Compuertas logicasCompuertas logicas
Compuertas logicas
 
Codificadoresy decodificadores
Codificadoresy decodificadoresCodificadoresy decodificadores
Codificadoresy decodificadores
 
sumadores, codificadores, decodificadores,multiplexores, demultiplexores
sumadores, codificadores, decodificadores,multiplexores, demultiplexoressumadores, codificadores, decodificadores,multiplexores, demultiplexores
sumadores, codificadores, decodificadores,multiplexores, demultiplexores
 
Ejercicios combinacionales
Ejercicios combinacionalesEjercicios combinacionales
Ejercicios combinacionales
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
Lógica combinacional codificador
Lógica combinacional codificadorLógica combinacional codificador
Lógica combinacional codificador
 
Electrónica digital: bloque combinacionales configuraciones reticulares multi...
Electrónica digital: bloque combinacionales configuraciones reticulares multi...Electrónica digital: bloque combinacionales configuraciones reticulares multi...
Electrónica digital: bloque combinacionales configuraciones reticulares multi...
 
Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales ii
 

Mehr von ID Z

Frank estaba infografiae
Frank estaba infografiaeFrank estaba infografiae
Frank estaba infografiaeID Z
 
Frank estaba ensayo
Frank estaba ensayoFrank estaba ensayo
Frank estaba ensayoID Z
 
Instituto universitario politécnico
Instituto universitario politécnicoInstituto universitario politécnico
Instituto universitario politécnicoID Z
 
Frank estaba ensayo
Frank estaba ensayoFrank estaba ensayo
Frank estaba ensayoID Z
 
Frank estaba ensayo.pdf
Frank estaba ensayo.pdfFrank estaba ensayo.pdf
Frank estaba ensayo.pdfID Z
 
Frankestaba.ing (2)
Frankestaba.ing (2)Frankestaba.ing (2)
Frankestaba.ing (2)ID Z
 
Rosimar marcano torre de hanoi
Rosimar marcano torre de hanoiRosimar marcano torre de hanoi
Rosimar marcano torre de hanoiID Z
 
sistema de informacion mapa mental
sistema de informacion mapa mentalsistema de informacion mapa mental
sistema de informacion mapa mentalID Z
 
Multiplexore
MultiplexoreMultiplexore
MultiplexoreID Z
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaID Z
 
Presentacion de economia frank estaba c.l. 24.597.548
Presentacion de economia frank estaba c.l. 24.597.548Presentacion de economia frank estaba c.l. 24.597.548
Presentacion de economia frank estaba c.l. 24.597.548ID Z
 

Mehr von ID Z (11)

Frank estaba infografiae
Frank estaba infografiaeFrank estaba infografiae
Frank estaba infografiae
 
Frank estaba ensayo
Frank estaba ensayoFrank estaba ensayo
Frank estaba ensayo
 
Instituto universitario politécnico
Instituto universitario politécnicoInstituto universitario politécnico
Instituto universitario politécnico
 
Frank estaba ensayo
Frank estaba ensayoFrank estaba ensayo
Frank estaba ensayo
 
Frank estaba ensayo.pdf
Frank estaba ensayo.pdfFrank estaba ensayo.pdf
Frank estaba ensayo.pdf
 
Frankestaba.ing (2)
Frankestaba.ing (2)Frankestaba.ing (2)
Frankestaba.ing (2)
 
Rosimar marcano torre de hanoi
Rosimar marcano torre de hanoiRosimar marcano torre de hanoi
Rosimar marcano torre de hanoi
 
sistema de informacion mapa mental
sistema de informacion mapa mentalsistema de informacion mapa mental
sistema de informacion mapa mental
 
Multiplexore
MultiplexoreMultiplexore
Multiplexore
 
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estabaDiseño de un sumador de 1 bit con acarreo,realizado por frank estaba
Diseño de un sumador de 1 bit con acarreo,realizado por frank estaba
 
Presentacion de economia frank estaba c.l. 24.597.548
Presentacion de economia frank estaba c.l. 24.597.548Presentacion de economia frank estaba c.l. 24.597.548
Presentacion de economia frank estaba c.l. 24.597.548
 

Kürzlich hochgeladen

PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdf
PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdfPRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdf
PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdfAuraGabriela2
 
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptxNayeliZarzosa1
 
lean manufacturing and its definition for industries
lean manufacturing and its definition for industrieslean manufacturing and its definition for industries
lean manufacturing and its definition for industriesbarom
 
Edificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaEdificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaANDECE
 
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)ssuser6958b11
 
POBLACIONES CICLICAS Y NO CICLICAS ......
POBLACIONES CICLICAS Y NO CICLICAS ......POBLACIONES CICLICAS Y NO CICLICAS ......
POBLACIONES CICLICAS Y NO CICLICAS ......dianamontserratmayor
 
Revista estudiantil, trabajo final Materia ingeniería de Proyectos
Revista estudiantil, trabajo final Materia ingeniería de ProyectosRevista estudiantil, trabajo final Materia ingeniería de Proyectos
Revista estudiantil, trabajo final Materia ingeniería de ProyectosJeanCarlosLorenzo1
 
Simbología de Soldadura, interpretacion y aplicacion en dibujo tecnico indus...
Simbología de Soldadura,  interpretacion y aplicacion en dibujo tecnico indus...Simbología de Soldadura,  interpretacion y aplicacion en dibujo tecnico indus...
Simbología de Soldadura, interpretacion y aplicacion en dibujo tecnico indus...esandoval7
 
CFRD simplified sequence for Mazar Hydroelectric Project
CFRD simplified sequence for Mazar Hydroelectric ProjectCFRD simplified sequence for Mazar Hydroelectric Project
CFRD simplified sequence for Mazar Hydroelectric ProjectCarlos Delgado
 
1. Cap. 4 Carga Axial (1).pdf237374335347
1. Cap. 4 Carga Axial (1).pdf2373743353471. Cap. 4 Carga Axial (1).pdf237374335347
1. Cap. 4 Carga Axial (1).pdf237374335347vd110501
 
Tarea de UTP matematices y soluciones ingenieria
Tarea de UTP matematices y soluciones ingenieriaTarea de UTP matematices y soluciones ingenieria
Tarea de UTP matematices y soluciones ingenieriaSebastianQP1
 
3.3 Tipos de conexiones en los transformadores trifasicos.pdf
3.3 Tipos de conexiones en los transformadores trifasicos.pdf3.3 Tipos de conexiones en los transformadores trifasicos.pdf
3.3 Tipos de conexiones en los transformadores trifasicos.pdfRicardoRomeroUrbano
 
NOM-002-STPS-2010, combate contra incendio.pptx
NOM-002-STPS-2010, combate contra incendio.pptxNOM-002-STPS-2010, combate contra incendio.pptx
NOM-002-STPS-2010, combate contra incendio.pptxJairReyna1
 
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023ANDECE
 
Historia de la Arquitectura II, 1era actividad..pdf
Historia de la Arquitectura II, 1era actividad..pdfHistoria de la Arquitectura II, 1era actividad..pdf
Historia de la Arquitectura II, 1era actividad..pdfIsbelRodrguez
 
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALES
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALESMAPA CONCEPTUAL: MANIFESTACIONES CULTURALES
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALESjhosselinvargas
 
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptx
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptxFORMATO REPORTE SEMANAL KLEF - Sem 15.pptx
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptxSAMAELAUGURIOFIGUERE
 
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...humberto espejo
 
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...Francisco Javier Mora Serrano
 
La mineralogia y minerales, clasificacion
La mineralogia y minerales, clasificacionLa mineralogia y minerales, clasificacion
La mineralogia y minerales, clasificacionnewspotify528
 

Kürzlich hochgeladen (20)

PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdf
PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdfPRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdf
PRIMER Y SEGUNDO TEOREMA DE CASTIGLIANO.pdf
 
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx
5.1 MATERIAL COMPLEMENTARIO Sesión 02.pptx
 
lean manufacturing and its definition for industries
lean manufacturing and its definition for industrieslean manufacturing and its definition for industries
lean manufacturing and its definition for industries
 
Edificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaEdificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes Granada
 
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)
VIRUS FITOPATÓGENOS (GENERALIDADES EN PLANTAS)
 
POBLACIONES CICLICAS Y NO CICLICAS ......
POBLACIONES CICLICAS Y NO CICLICAS ......POBLACIONES CICLICAS Y NO CICLICAS ......
POBLACIONES CICLICAS Y NO CICLICAS ......
 
Revista estudiantil, trabajo final Materia ingeniería de Proyectos
Revista estudiantil, trabajo final Materia ingeniería de ProyectosRevista estudiantil, trabajo final Materia ingeniería de Proyectos
Revista estudiantil, trabajo final Materia ingeniería de Proyectos
 
Simbología de Soldadura, interpretacion y aplicacion en dibujo tecnico indus...
Simbología de Soldadura,  interpretacion y aplicacion en dibujo tecnico indus...Simbología de Soldadura,  interpretacion y aplicacion en dibujo tecnico indus...
Simbología de Soldadura, interpretacion y aplicacion en dibujo tecnico indus...
 
CFRD simplified sequence for Mazar Hydroelectric Project
CFRD simplified sequence for Mazar Hydroelectric ProjectCFRD simplified sequence for Mazar Hydroelectric Project
CFRD simplified sequence for Mazar Hydroelectric Project
 
1. Cap. 4 Carga Axial (1).pdf237374335347
1. Cap. 4 Carga Axial (1).pdf2373743353471. Cap. 4 Carga Axial (1).pdf237374335347
1. Cap. 4 Carga Axial (1).pdf237374335347
 
Tarea de UTP matematices y soluciones ingenieria
Tarea de UTP matematices y soluciones ingenieriaTarea de UTP matematices y soluciones ingenieria
Tarea de UTP matematices y soluciones ingenieria
 
3.3 Tipos de conexiones en los transformadores trifasicos.pdf
3.3 Tipos de conexiones en los transformadores trifasicos.pdf3.3 Tipos de conexiones en los transformadores trifasicos.pdf
3.3 Tipos de conexiones en los transformadores trifasicos.pdf
 
NOM-002-STPS-2010, combate contra incendio.pptx
NOM-002-STPS-2010, combate contra incendio.pptxNOM-002-STPS-2010, combate contra incendio.pptx
NOM-002-STPS-2010, combate contra incendio.pptx
 
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
 
Historia de la Arquitectura II, 1era actividad..pdf
Historia de la Arquitectura II, 1era actividad..pdfHistoria de la Arquitectura II, 1era actividad..pdf
Historia de la Arquitectura II, 1era actividad..pdf
 
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALES
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALESMAPA CONCEPTUAL: MANIFESTACIONES CULTURALES
MAPA CONCEPTUAL: MANIFESTACIONES CULTURALES
 
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptx
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptxFORMATO REPORTE SEMANAL KLEF - Sem 15.pptx
FORMATO REPORTE SEMANAL KLEF - Sem 15.pptx
 
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...
594305198-OPCIONES-TARIFARIAS-Y-CONDICIONES-DE-APLICACION-DE-TARIFAS-A-USUARI...
 
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...
Hanns Recabarren Diaz (2024), Implementación de una herramienta de realidad v...
 
La mineralogia y minerales, clasificacion
La mineralogia y minerales, clasificacionLa mineralogia y minerales, clasificacion
La mineralogia y minerales, clasificacion
 

Codificador decimal a BCD

  • 1. INSTITUTO UNIVERSITARIO POLITECNICO «SANTIAGO MARIÑO» EXTENSION PORLAMAR ASIGNATURA : ELECTRÓNICA DIGITAL Diseño de un Codificador Bachiller: Frank Estaba C.I:24.597.548 Porlamar, 10 de julio del 2014
  • 2. DISEÑO DE UN CODIFICADOR • Un codificador es considerado como un traductor del lenguaje de la gente al lenguaje de la maquina, es decir, traduce una entrada decimal a un numero BCD 8421. • El diagrama lógico, en forma simplificada, de un codificador decimal a BCD se muestra en la figura 1 El codificador tiene diez entradas a la izquierda y cuatro salidas a la derecha, además puede tener una entrada activa, que produce una única salida. Una característica poco habitual del codificador es que no hay entrada 0. Una entrada cero significa una salida 1111 (en D, C, B y A) que es verdadera cuando todas las entradas del 1-9 están desconectadas. Cuando las entradas no están conectadas, se dice que están flotando. En la figura se presenta el diagrama de bloques y la tabla de verdad de un codificador comercial denominado de prioridad de 10-4 líneas.
  • 3. BREVE EXPLICACION • En la figura se presenta el diagrama lógico del codificador 74147, donde se presentan las 30 puertas lógicas que lo conforman • Si queremos activar el 9 decimal le colocamos un nivel bajo. Esta entrada a 0 la invierte el inversor 1, y se aplica a las puertas NOR 2 y 3, que se activan entonces, dando una salida en baja. Las puertas NOR 4 y 5 se desactivan por la presencia de 0 en las entradas de las puertas AND (de la 7-18) desactivadas. • Estas puertas AND están desactivadas por los 0 de sus entradas inferiores, producidos por la puerta NOR 6. Las puertas AND de la (7-18) aseguran que tenga prioridad sobre las demás, la entrada decimal correspondiente al numero mayor. • También se dispone de codificadores con tecnología CMOS, de donde se destaca el codificador de prioridad de 10-4 líneas 74HC147. La primera línea de la tabla de verdad indica que no hay entrada. Cuando todas las entradas flotan el alto, las salidas flotan en alto, lo cual es interpretado como 0000 por los indicadores de salidas. La segunda línea de la tabla muestra la entrada decimal 9 activada por un nivel bajo, lo que produce LHHL en la salida. Esta salida la invierten los cuatro inversores y en los indicadores BCD se lee 1001. En la misma línea se muestra las entradas del 1 al 8 marcadas con X (irrelevante). Una entrada irrelevante puede estar alta o baja. Este codificador tiene una característica de prioridad, que activa él número mayor que tenga una entrada en baja. Si por ejemplo tenemos un nivel bajo en el 3 y en 8, el codificador dará una salida en binario correspondiente al numero mayor, en este caso el 8.