1. CCIIRRCCUUIITTOOSS
LLÓÓGGIICCOOSS
CCOOMMBBIINNAACCIIOONNAALLEESS

2. 65
CAPITULO VI
CIRCUITOS LOGICOS COMBINACIONALES
INTRODUCCIÓN
Un circuito combinacional consiste en compuertas lógicas cuyas salidas se determinan
directamente en cualquier momento de la combinación presente de entradas sin tener en cuenta
las entradas anteriores. Un circuito combinacional realiza una operación de procesamiento de
información especifica completamente lógica por medio un conjunto de funciones de Boole.
Un circuito combinacional consiste en variables de entrada, compuertas lógicas y variables
de salida. Las compuertas lógicas aceptan señales en las entradas y generan señales en las
salidas, este proceso transforma información binaria de datos de entrada dados a datos de salida
requeridos, los datos de salida y de entrada se representan por medio de señales binarias, es
decir, existen dos valores posibles (uno lógico y cero lógico).
En un circuito combinacional, para “n” variables de entrada, hay 2n
combinaciones posibles
de valores de entrada binaria, para cada combinación de entrada posible hay una y solo una
combinación de salida posible. Un circuito combinacional puede describirse por “m” funciones de
Boole, una para cada variable de salida, cada función de salida se expresa en términos de “n”
variables de entrada.
Circuito
lógico
combinacional
“m” variables
de salida
“n” variables
de entrada
Fig. 6.1 Diagrama a bloques de un circuito combinacional.
CODIFICADORES
Definición:
Un codificador es una función digital que produce una operación inversa a la del
decodificador. Un codificador digital que tiene 2n
(o menos) líneas de entrada y “n” líneas de salida,
las líneas de salida generan el código binario para las 2n
variables de entrada.
Se puede decir también que un codificador es un circuito que nos convierte información no
binaria (números, letras, caracteres, etc.) a un código binario.
0
1
2
3
x
y
z
4
Codificador
5
6
7
Fig. 6.2 Diagrama a bloques de un codificador

3. 66
Codificador decimal a BCD.
Este codificador convierte una entrada decimal a BCD.
1
2
3
4
5
6
7
8
9
Codificador
decimal
a
BCD
+Vcc
A
B
C
D
+Vcc
Fig. 6.3 Codificador decimal a BCD.
Las entradas y salidas de este codificador son activas bajas.
Un C.I. que realiza esta acción es el 74LS147.
DECODIFICADORES
Definición:
El decodificador es un circuito combinacional que convierte la información binaria de “n”
línea de entrada a un máximo de 2n
líneas de salida. Si la información decodificada de “n” bits tiene
combinaciones no usadas o de no importa, la salida del decodificador tendrá menos de 2n
salidas.
En otras palabras un decodificador nos convierte información binaria a información no
binaria (letras, símbolos, caracteres, etc).
Decodificador
3 X 8
0
1
2
3
4
5
6
7
x
y
z
Fig. 6.4 Diagrama a bloques de un decodificador 3 x 8.

4. 67
Otras aplicaciones.
Implementación de funciones booleanas empleando decodificadores.
Un decodificador de 2 a 4 líneas puede generar los cuatro productos de términos normales
de una función de dos variables. De manera parecida, un decodificador de 3 a 8 líneas y uno de 4
a 16 líneas pueden generar, respectivamente, los ocho y dieciséis términos de productos normales
de una función de tres variables.
Implementación de la función F = x’y’z’ + x’y’z + xy’z + xyz’
Decodificador
3 X 8
0
1
2
3
4
5
6
7
x
y
z
F
Fig. 6.5 Diagrama lógico de la función F.
Decodificador BCD a 7 segmentos.
Este circuito combinacional nos convierte el código BCD a salida siete segmentos, que es
la que se emplea en los displays.
Decodificador
BCD
a
7 segmentos
a
b
c
d
e
f
g
A
B
C
D
+Vcc
Fig. 6.6 Decodificador BCD a 7 segmentos.
Un decodificador BCD a 7 segmentos puede ser el C.I. 74LS47 (para display de ánodo
común) o el C.I. 74LS48 (para display de cátodo común).
Decodificador BCD a decimal.
Este decodificador nos convierte una entrada BCD a un valor decimal posicional.

5. 68
Decodificador
BCD
a
decimal
+Vcc
A
B
C
D
+Vcc
Fig. 6.7 decodificador BCD a decimal.
Observar que este decodificador tiene sus salidas activas bajos, por esta razón los diodos
emisores de luz (LED) se encuentran conectados por sus ánodos a + Vcc.
MULTIPLEXORES
Definición:
Un multiplexor (MUX) digital es un circuito combinacional que selecciona información
binaria de una de muchas líneas de entrada para dirigirla a una sola línea de salida. La selección
de una línea de entrada en particular es controlada por un conjunto de líneas de selección.
Normalmente hay 2n
líneas de entrada y “n” líneas de selección cuyas combinaciones de bits
determinan cual entrada se selecciona.

6. 69
e1
e2
Salida
Selección
e3
Multiplexor
4 X 1
e4
Fig. 6.8 Diagrama a bloques de un multiplexor 4 x 1.
Multiplexor 8 x 1.
1
2
3
4
5
6
7
Multiplexor
8 X 1
Lineas de
selección
+Vcc
Y
W
S
GND
+Vcc
0
C B A
Fig. 6.9 Diagrama de un multiplexor de 8 x 1.
Este diagrama corresponde al C.I. 74LS151, el cual es un multiplexor/selector de datos de
8 líneas a 1.
Las entradas son de D0 a D7, A, B y C son las líneas de selección, Y es la salida normal,
W es la salida complementada, S es el strobe del multiplexor.
DEMULTIPLEXORES
Definición:
Un demultiplexor (DEMUX) es un circuito que recibe información por una sola línea y
transmite esta información en una de las 2n
líneas posibles de salida. La selección de una línea de
salida especifica se controla por los valores de los bits de “n” líneas de selección.

7. 70
Selección
Demultiplexor
Salida
o1
o2
o3
o4
Fig. 6.10 Diagrama a bloques de un demultiplexor.
Demultiplexor 8 x 1.
Demux
3 X 8
+Vcc
G1
GA
GB
GND
+Vcc
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y0
Lineas de
selección
Entrada
C B A
Fig. 6.11 Diagrama de un demultiplexor de 8 x 3.
Este diagrama corresponde al C.I. 74LS138, el cual es un decodificador/demultiplexor de 3
líneas a 8.
Sus salidas son activo bajo, GA y GB son el enable (habilitar) del multiplexor, G1 es la
entrada, A, B y C son las líneas de selección, y de Y0 a Y7 son las salidas.

8. 71
CIRCUITO COMPARADOR
Un circuito comparador es aquel que compara la magnitud de dos valores binarios,
indicándonos mediante una de sus salidas si ambos valores son iguales o uno es mayor con
respecto al otro.
A0
A1
A2
A3
A > B
A = B
A < B
B0
Comparador
de
magnitud
de
4 bits
+Vcc
B1
B2
B3
Salidas
Fig. 6.12 Diagrama del comparador de magnitud de 4 bits (74LS85).
SUMADORES BINARIOS
Medio sumador.
Un medio sumador es un circuito combinacional que consta de dos entradas y dos salidas.
Medio
sumador
S
C
A
B
Fig. 6.13 Diagrama a bloques de un medio sumador.
Un medio sumador nos realiza la suma de dos bits (A, B), nos entrega el resultado de la
suma (S) y nos da el acarreo de la suma (C).

9. 72
A B
S
C
Fig. 6.14 Diagrama lógico del medio sumador.
A B S C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
Tabla 6.1 Tabla de verdad del medio sumador.
Sumador completo.
Un sumador completo tiene tres entradas y dos salidas.
Sumador
completo
S
COUT
A
B
CIN
Fig. 6.15 Diagrama a bloques de un sumador completo.
Un sumador completo nos realiza la suma de dos números binarios (A, B) y el acarreo de
entrada (CIN), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (COUT).

10. 73
A B CIN
S
COUT
Fig. 6.16 Diagrama lógico de un sumador completo.
A B Cin S Cout
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Tabla 6.2 Tabla de verdad del sumador completo.
Sumador completo de 4 bits.
Se puede implementar un sumador completo de 4 bits empleando un medio sumador y tres
sumadores completos.

11. 74
Sumador
completoA2
B2
Medio
sumador
A1
B1
Sumador
completoA3
B3
Sumador
completoA4
B4
2
C2
1
C1
3
C3
4
C4
Fig. 6.17 Diagrama a bloques de un sumador de 4 bits.
donde:
(A4 A3 A2 A1) y (B4 B3 B2 B1) son los números binarios de 4 bits a sumar.
C4 es el acarreo de salida de la suma.
∑4 ∑3 ∑2 ∑1 son el resultado de la suma.

12. 75
A1
A2
A3
A4
B1
Sumador
completo
de
4 bits
+Vcc
B2
B3
B4
2
1
C0
C1
3
4
Fig. 6.18 Diagrama lógico de un sumador completo de 4 bits (74LS83A).
También se dispone de un circuito combinacional que realiza la suma de dos números
binarios de 4 bits, que es el C.I. 74LS83A.
RESTADORES BINARIOS
Medio restador.
Un medio restador es un circuito combinacional que tiene solamente dos entradas y dos
salidas.
Medio
restador
S
C
A
B
Fig. 6.19 Diagrama a bloques de un medio restador.

13. 76
A B
S
C
Fig. 6.20 Diagrama lógico de un medio restador.
A B S C
0
0
1
1
0
1
0
1
0
1
1
0
0
1
0
0
Tabla 6.3 Tabla de verdad del medio restador.
Restador completo.
Un restador completo es un circuito combinacional que tiene tres entradas y dos salidas.
Restador
completo
S
COUT
A
B
CIN
Fig. 6.21 Diagrama a bloques de un restador completo.

14. 77
A B CIN
S
COUT
Fig. 6.22 Diagrama lógico del restador completo.
A B Cin S Cout
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
1
1
1
0
0
0
1
Tabla 6.4 Tabla de verdad del restador completo.
SUMADOR/RESTADOR DE 4 BITS.
El circuito sumador/restador de 4 bits esta constituido de un sumador completo de 4 bits
(74LS83A) y 5 compuertas XOR.
La selección de función del circuito (suma o resta), se realiza con el interruptor etiquetado
con el nombre de selector de suma o resta (0 = suma, 1 = resta)

15. 78
Sumador / Restador
de
4 bits
+Vcc
A1
A2
A3
A4
B1
B2
B3
B4
Selector de suma o resta
2
Co
C4
3
4
1
Fig. 6.23 Diagrama del sumador/restador de 4 bits.