Elavoracion de contador de timer y contador de 0 a 99 con reset

1. qwertyuioUAEMEXCuZumpangocvbn
mqwertyuiopasdfghjklzxcvbnmqwerty
uiopasdfghjklzxcvbnmqwertyuiopasdf
ghjklzxcvbnmqwertyuiopasdfghjklzxc
Contador 0-99 digital
vbnmqwertyuiopasdfghjklzxcvbnmqw
Electricidad y Magnetismo
ertyuiopasdfghjklzxcvbnmqwertyuiop
10/01/2012
José Alfredo Mimbrera Talonía
José de Jesús Colunga Pérez
asdfghjklzxcvbnmqwertyuiopasdfghjkl
zxcvbnmqwertyuiopasdfghjklzxcvbnm
qwertyuiopasdfghjklzxcvbnmqwertyui
opasdfghjklzxcvbnmqwertyuiopasdfgh
jklzxcoyeqwereneypeggysdfghjklzxcvb
nmqwertyuiopasdfghjklzxcvbnmqwer
tyuiopasdfghjklzxcvbnmqwertyuiopas
dfghjklzxcvbnmqwertyuiopasdfghjklzx
cvbnmrtyuiopyapaseconseisghjklzxcv
bnmqwertyuiopasdfghjklzxcvbnmqwe

2. Contador digital de 8bits.
MATERIAL NECESARIO:
 Fuente de voltaje de 5 V.
 Dos LED (diodo emisor de luz).
 Las siguientes resistencias:
 Una de 1KS (R1), cuatro de 220S_(R2), una de 22KS (R3) y nueve de 330S (R5).
 Un PRESET de 1MS (R4).
 Un capacitor de 1:F.
 Un push botton (reset o reinicio).
 Dos exhibidores (display), ánodo común.
 Los siguientes circuitos integrados: (TTL).
 Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21.
 Un desarmador pequeño para ajustar el PRESET.
 Alambre para conexiones calibre 22 estañado.
PERACIÓN DEL 555 COMO ASTABLE
INTRODUCCION
El 555 es un integrado muy útil, pudiendo ser configurado en varias modalidades. Una
de estas modalidades es la del multivibrador astable, para lo cual el circuito oscila a
una frecuencia y ciclo de trabajo configurables mediante resistencias y
condensadores externos. La versatilidad de este integrado de tecnología bipolar, es
que las frecuencias y ciclos de trabajo resultantes, no dependen de la fuente de
alimentación.
La circuitería interna del 555 según National Semiconductors, es la siguiente:
El 555 puede operar a partir de 4.5V hasta 18V y puede manejar corrientes de salida
de hasta 200 mA.

3. El diagrama de conexión es el siguiente:
Modo Astable del 555
A continuación, se muestra el circuito para que el 555 funcione en modo astable:
La frecuencia, depende los valores de RA, RB y CT y se evalúa mediante la siguiente
fórmula:
Para que se cumpla esta expresión, el valor de RB debe ser menor de RA/2, sino el
circuito no puede oscilar, porque el voltaje en el pin 2 (TRIGGER) del 555 nunca
alcanzaría el nivel de disparo (1/3 de Vcc).
En este circuito, el ciclo de trabajo depende de los valores de RA y RB y se calcula así:
En este circuito, no es posible alcanzar una onda simétrica pura. Lo que se puede hacer
para alcanzar una onda cuyo ciclo de trabajo sea lo más cercano al 50%, RA debe ser
una resistencia mucho mayor al de RB.

4. Si se desea obtener ciclos de trabajo del 50%, se deben conectar dos diodos, tal
como se muestra en la siguiente figura:
El condensador Ct, se carga ahora solamente a través de RA porque el diodo D1
cortocircuita a la resistencia RB durante el tiempo de carga del condensador. La
descarga de Ct se realiza a través de RB únicamente. En estas condiciones, el ciclo de
trabajo del circuito está dado por:
Así en este circuito, para obtener un ciclo de trabajo de 50%, RA debe ser igual a RB.
Un repaso:
La Figura 8-1, muestra un contador ascendente/descendente preiniciable 74193,
indicando:
(a) símbolo lógico, (b) descripción entrada/salida y (c) tabla de selección de modos.
La Figura 8-1, muestra el símbolo lógico y la descripción de entrada y salida del
contador

5. 74193. Este contador puede describirse como un contador ascendente/ descendente
pre iniciable
MOD-16 con conteo síncrono, pre iniciación asíncrona y reiniciación maestra
asíncrona.
Observemos la función de cada entrada y salida:
ENTRADAS DE RELOJ CPU y CPD El contador responderá a las TPP (Transición de
Pendiente
Positiva) en una de las dos entradas de reloj. CPU es la entrada de reloj de conteo
ascendente.
Cuando se apliquen los pulsos a esta entrada, el contador se incrementará (contará
hacia arriba) en cada TPP hasta llegar a un conteo máximo de 1111; entonces se
recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo
descendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementará
(contará hacia abajo) en cada TPP hasta llegar a un conteo mínimo de 0000; entonces
se recicla a 1111 y vuelve a comenzar. De este modo se usará una entrada de reloj
para contar en tanto la otra esté inactiva (se conserva en ALTO).
REINICIACIÓN MAESTRA (MR). Esta es una entrada asíncrona activa en ALTO que
reinicia al contador en el estado 0000. MR es un reiniciador de cd (corriente directa),
de manera que tendrá al contador en 0000 en tanto que MR=1. También elimina todas
las otras entradas.
ENTRADAS PREINICIABLES. Los multivibradores (flip-flop) del contador pueden
preiniciarse en los niveles lógicos presentes en las entradas de datos paralelas P0-P3
pulsando momentáneamente la entrada de carga paralela de ALTO a BAJO. Esta es
una preiniciación asíncrona que elimina la operación de conteo. No obstante, no tendrá
efecto si la entrada MR se encuentra en su estado activo en ALTO.
SALIDAS DEL CONTEO. El conteo regular siempre esta presente en las salidas Q0-
Q3 de los MVB
(MultiViBrador), donde Q3 es el LSB (bit menos significativo) y Q0 el MSB (bit más
significativo).
SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o más
unidades del 74LS193 se conectan como contador con etapas múltiples para producir
un número MOD mayor.
En el modo de conteo ascendente, la salida del contador de orden inferior se conecta
a la entrada CPUdel siguiente contador de orden superior. En el modo de conteo
descendente, la salida del contador de orden inferior se conecta a la entrada CPD del
siguiente contador de orden superior. es el conteo ascendente final (también llamado
acarreo). Se genera en el 74193 utilizando la lógica que se muestra en la Figura 8-2
(a). Evidentemente será BAJO sólo cuando el contador se encuentre en el estado
1111 y CPU sea BAJO. Así, permanecerá en ALTO cuando el contador cuente hacia
arriba de 0000 a 0001. En la siguiente TPP de CPU, el
conteo pasa a 1111, pero no pasa a BAJO sino hasta que CPU retorna a BAJO. La
siguiente TPP en CPU recicla el contador a 0000 y también ocasiona que retorne a

6. ALTO. Esta TPP en ocurre cuando el contador se recicla de 1111 a 0000 y se puede
utilizar para cronometrar un segundo contador ascendente 74193 a su siguiente
conteo superior. es la salida del conteo descendente final (también llamado préstamo).
Se genera como se muestra en la Figura 8-2 (b). Normalmente es ALTO y no pasa a
BAJO sino hasta que el contador haya contado hacia a abajo hasta el estado 0000 y
CPD sea BAJO. Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasiona
que retorne a ALTO. Esta TPP en TCD se puede usar para cronometrar un segundo
contador descendente 74193 en su siguiente conteo inferior.
DIRECCIÓN DEL CONTEO (+ o -). Las entradas CPU y CPD se muestran como dos
etiquetas distintas porque tienen efectos internos diferentes. Primero se considerará
la etiqueta superior.
Esta etiqueta para la entrada CPU es 2+. El signo (+) indica que una TPP en esta
entrada incrementará en uno el conteo; en otras palabras, causará que el contador
cuente de manera ascendente. Del mismo modo, la etiqueta superior para la entrada
CPD tiene un signo menos (-) para señalar que esta entrada disminuye en 1 el valor
del conteo; en otras palabras; causa que el conteo sea descendente.
Diagrama lógico

7. Exhibidores (display).
Como las salidas Q0 Q1 Q2 Q3, realizan su conteo binario de 0 a 15 y para un conteo
decimal nada más se necesita de 0 a 9; entonces se le adapta una compuerta Y (AND) de
4 entradas al contador de tal forma que cuando se encuentre el conteo en 10b (1010) se
ajusta la conexión con dos inversores para poder activar la compuerta Y y su salida se
utiliza para activar a MR(reiniciación maestra) para llevar al contador a 0000 obteniendo
un ciclo en el contador de 0 a 9.
Esta misma salida invertida incrementará el contador de las decenas (contador 2).
Usando el74LS192 el diseño se hubiera facilitado mucho.
De esta misma manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observa
en el diagrama lógico siguiente.