1. UNIVERSIDAD TÉCNICA
PARTICULAR DE LOJA
La Universidad Católica de Loja
ELECTRÓNICA Y
TELECOMUNICACIONES
CRISTIAN AGUIRRE ESPARZA
“ARQUITECTURA RISC – CISC”
CUARTO CICLO
2012
2. INTRODUCCION
Hoy en día los programas cada vez más grandes y complejos demandan mayor velocidad
en el procesamiento de información, lo que implica la búsqueda de microprocesadores
más rápidos y eficientes. Un microprocesador es la encapsulación, en un chip, de la unidad
aritmético-lógica y la unidad de control, es quien ejecuta el programa almacenado en la
memoria principal y quien opera con los datos. Si un icroprocesador es capaz de ejecutar
muchas instrucciones en código máquina no es garantía de ser mejor que otro que ejecuta
menos instrucciones. En la actualidad sucede todo lo contrario. Podemos encontrar dos
tipos de microprocesadores: CISC y RISC
Primeramente definamos lo que significa CISC y RISC:
CISC (complex instruction set computer) Computadoras con un conjunto de
instrucciones complejo.
RISC (reduced instruction set computer) Computadoras con un conjunto de
instrucciones reducido.
La arquitectura del procesador es lo que hace la diferencia entre el rendimiento de un CPU
(Unidad Central de Proceso) y otra. Dependiendo de cómo el procesador almacena los
operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones:
1. Juego de instrucciones para arquitecturas basadas en pilas.
2. Juego de instrucciones para arquitecturas basadas en acumulador.
3. Juego de instrucciones para arquitecturas basadas en registros.
Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para
arquitecturas basadas en registros.
ARQUITECTURA RISC Y ARQUITECTURA CISC
ARQUITECTURA CISC
La microprogramación es una característica importante de casi todas las arquitecturas
CISC. Significa que cada instrucción de máquina es interpretada por un microprograma
localizado en una memoria en el circuito integrado del procesador.
Cuando el sistema operativo o una aplicación requieren realizar una acción, envía al
procesador el nombre del comando para realizarla junto con el resto de información
complementaria que se necesite. Pero cada uno de estos comandos de la ROM del CISC
varían de tamaño y, por lo tanto, el chip debe en primer lugar verificar cuanto espacio
requiere el comando para ejecutarse y poder así reservárselo en la memoria interna.
3. Además, el procesador debe determinar la forma correcta de cargar y almacenar el
comando, procesos ambos que ralentizan el rendimiento del sistema. El procesador envía
entonces el comando solicitado a una unidad que lo descodifica en instrucciones más
pequeñas que podrán ser ejecutadas por un nanoprocesador, una especie de procesador
dentro del procesador. Y al no ser las instrucciones independientes, pues son
instrucciones menores procedentes de la descodificación de una instrucción mayor, sólo
puede realizarse una instrucción cada vez.
A través de la compleja circuitería del chip, el nanoprocesador ejecuta cada una de las
instrucciones del comando. El desplazamiento por esta circuitería también ralentiza el
proceso. Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de
reloj.
ARQUITECTURA RISC
Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos
que, con una determinada arquitectura de base, la ejecución de programas compilados
directamente con microinstrucciones y residentes en memoria externa al circuito
integrado resultaban ser más eficientes, gracias a que el tiempo de acceso de las
memorias se fue decrementando conforme se mejoraba su tecnología de encapsulado.
Debido a que se tiene un conjunto de instrucciones simplificado, éstas se pueden
implantar por hardware directamente en la CPU, lo cual elimina el microcódigo y la
necesidad de decodificar instrucciones complejas.
Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecución de un
programa. Existen secuencias de instrucciones simples que obtienen el mismo resultado
que secuencias complejas predeterminadas, pero requieren tiempos de ejecución más
cortos.
En los sistemas RISC casi todas las instrucciones pueden ejecutarse dentro de un ciclo de
reloj con un control implantado por hardware, base importante para la reorganización de
la ejecución de instrucciones por medio de un compilador.
El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador
del software es el que determina qué comandos son independientes y por ello es posible
ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la
que pasan también es más sencilla. Estos comandos pasan por menos transistores, de
forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente
les basta con un ciclo de reloj.
4. CONCLUSIONES
Un procesador RISC típico tiene una capacidad de procesamiento de dos a cuatro
veces mayor que la de un CISC.
En los procesadores CISC las instrucciones compuestas son decodificadas
internamente y ejecutadas con una serie de microinstrucciones almacenadas en
una ROM interna.
En los procesadores CISC se requieren de varios ciclos de reloj, al menos uno por
microinstrucción.
Los procesadores CISC reduce la dificultad de crear compiladores.
Los procesadores CISC facilitan la depuración de errores.
En los procesadores RISC la CPU trabaja más rápido al utilizar menos ciclos de reloj
para ejecutar instrucciones.
RISC utiliza un sistema de direcciones no destructivas en RAM, eso significa que a
diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria
los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones.
En los procesadores RISC cada instrucción puede ser ejecutada en un solo ciclo del
CPU
BIBLIOGRAFIA
VALDÉZ Fernando. “Microcontroladores”, Editorial: España 2001.
FOROUZAN Behrouz. “Introducción a las Ciencias de la Computación”, Editorial:
Ceangage Learning Editors 2004.
RICE John. “Ciencia de la Computación”, Editorial: Interamericana Editores, S.A. de
C.V. 2005.
STALLINGS William. “Organización y Arquitectura de Computación”. Editorial:
Pearson Educación, S.A 2000. Quinta edición.
STALLINGS William. “Organización y Arquitectura de Computación”. Editorial:
Pearson Educación, S.A 2006. Séptima edición
VILLAREAL Sonia “Introducción a la computación”, Editorial Primera edición 1999.
José, Mora, “Introducción a la informática”, Trillas, Cuarta edición, 2005
PEIRON Montse. “Conceptos básicos de los computadores”, Editorial: Editorial UOC